[发明专利]单片集成有源缓冲器

摘要

一种包含具有集成缓冲器的延伸漏极MOS晶体管(106)的半导体器件(100)，该集成缓冲器通过如下步骤形成形成MOS晶体管的漏极漂移区(108)；形成包括延伸漏极(108)上方的电容介电层(122)和电容板(124)的缓冲电容器；以及在MOS晶体管的栅极(114)上方形成缓冲电阻器(136)，以便该电阻器串联连接在MOS晶体管的电容板和源极(118)之间。

主权项

一种半导体器件，其包括：半导体衬底；延伸漏极金属氧化物半导体晶体管即延伸漏极MOS晶体管，其包括：漏极漂移区，其设置在所述衬底中，所述漏极漂移区具有第一导电类型；体区，其设置在所述衬底中，以便所述体区邻接在所述衬底的顶表面处的所述漏极漂移区，所述体区具有与所述第一导电类型相反的第二导电类型；栅极，其设置在所述衬底上方，所述栅极与所述漏极漂移区的一部分和所述体区的一部分重叠；以及源极区，其设置在所述衬底中，与所述栅极相邻并且与所述漏极漂移区相对，所述源极区具有所述第一导电类型；集成缓冲器，其包括：缓冲电容器，所述缓冲电容器包括所述漏极漂移区，并且进一步包括：设置在所述漏极漂移区上方的缓冲介电层；以及设置在所述缓冲介电层上方的缓冲电容板；以及缓冲电阻器，其设置在金属前介电层即PMD层上方，所述PMD层设置在所述栅极、所述源极区以及所述漏极漂移区上方，包括缓冲电阻连接件的所述缓冲电阻器通过至少一个晶体管源极接触件电耦合到所述源极区，所述晶体管源极接触件设置在所述源极区上的所述PMD层中，并且所述缓冲电阻器通过至少一个缓冲电容接触件电耦合到所述缓冲电容板，所述缓冲电容接触件设置在所述缓冲电容板上的所述PMD层中，所述缓冲电阻连接件从所述至少一个晶体管源极接触件上方延伸到所述至少一个缓冲电容接触件上方，所述缓冲电阻器包括至少一层选自包括多晶硅、硅化钨、硅化钛、硅化钴、硅化镍、铝、钨、钛、钽、钛钨、氮化钛、氮化钽、镍铬、硅铬和金属陶瓷的组合中的材料；以及源极互连，其设置在所述晶体管源极接触件上方的所述缓冲电阻器上，以便穿过所述缓冲电阻器与所述晶体管源极接触件进行电连接。