[发明专利]半导体器件无效
申请号: | 201280021088.4 | 申请日: | 2012-02-07 |
公开(公告)号: | CN103503146A | 公开(公告)日: | 2014-01-08 |
发明(设计)人: | 和田圭司;增田健良;穗永美纱子;日吉透 | 申请(专利权)人: | 住友电气工业株式会社 |
主分类号: | H01L29/12 | 分类号: | H01L29/12;H01L21/336;H01L29/06;H01L29/78 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种MOSFET设置有:碳化硅衬底(11);漂移层(12),其具有相对于{0001}面具有50°或更大且65°或更小的偏离角的主面(12A),并且该漂移层(12)由碳化硅制成;以及栅极氧化物膜(21),其形成在漂移层(12)的主面(12A)上并与该主面接触。漂移层(12)包括形成为包括接触栅极氧化物膜(21)的区域(14A)的p型体区(14)。p型体区(14)的杂质密度为5×1016cm-3或更大。在位于p型体区(14)和碳化硅衬底(11)之间的漂移层(12)中的区域中,通过彼此对准来形成具有p导电类型的多个p型区(13),所述p型区在垂直于漂移层(12)的厚度方向的方向上彼此隔开。 | ||
搜索关键词: | 半导体器件 | ||
【主权项】:
一种半导体器件(1,3),包括:衬底(11,31),所述衬底(11,31)由碳化硅制成;半导体层(12,32),所述半导体层(12,32)由第一导电类型的碳化硅制成,所述半导体层(12,32)形成在所述衬底(11,31)上并包括相对于{0001}面具有50°或更大且65°或更小的偏离角的表面(14A,34A);以及绝缘膜(21,41),所述绝缘膜(21,41)形成在所述半导体层(12,32)的所述表面(14A,34A)上并与所述表面(14A,34A)接触,所述半导体层(12,32)包括与所述第一导电类型不同的第二导电类型的体区(14,34),所述体区(14,34)被形成为包括与所述绝缘膜(21,41)接触的区域,所述体区(14,34)具有5×1016cm‑3或更大的杂质密度,并且在垂直于所述半导体层(12,32)的厚度方向的方向上彼此隔开定位的所述第二导电类型的多个区域(13,33)被布置在位于所述体区(14,34)和所述衬底(11,31)之间的所述半导体层(12,32)中的区域中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社,未经住友电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201280021088.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类