[发明专利]开关电路和使用开关电路的摄像装置

摘要

在降低从EM‑CCD的CMG驱动电路对EM‑CCD的输出信号的干扰的同时，防止负载电容CMG电压的振幅的衰减，改善矩形波特性。在开关电路中，在逻辑缓冲器、PchMOS、NchMOS的栅极之间插入铁氧体磁环与二极管的并联连接电路，在MOS关断的方向上连接有二极管，PchMOS的漏源间导通电阻有2Ω以上，PchMOS的漏极和NchMOS的漏极通过1Ω以上的电阻连接，在PchMOS的漏极和电容负载之间，串联连接开关基波频率的阻抗比开关基波频率的上述电容性负载的阻抗的大致1/2低的阻抗的铁氧体磁环。

主权项

一种开关电路，电源电压超过6V，驱动负载，使用PchMOSFET和NchMOSFET以及逻辑缓冲器，在上述逻辑缓冲器和上述PchMOSFET以及NchMOSFET的栅极之间插入阻抗体或电阻或阻抗体与电阻的串联电路与二极管进行并联连接后的并联电路，在上述PchMOSFET和NchMOSFET关断的方向上连接有二极管，该开关电路的特征在于，使在上述NchMOSFET关断的方向上连接的二极管的串联个数多于在上述PchMOSFET关断的方向上连接的二极管的串联个数，使与上述阻抗体或电阻并联连接的二极管为肖特基势垒二极管，使上述逻辑缓冲器为通过另一个逻辑缓冲器驱动的6个并联连接的逻辑缓冲器，具备使CMG电压波形的上升沿的斜率和下降沿的斜率相同的单元，作为使上述CMG电压波形的上升沿的斜率和下降沿的斜率相同的单元，是以下情况：上述PchMOSFET和NchMOSFET的漏源间导通电阻为1Ω以上，使上述PchMOSFET的并联个数为NchMOSFET的并联个数的大约1倍以上，在与上述PchMOSFET和NchMOSFET的栅极交流地或直接地连接的交流栅极点和与接地点交流地或直接地连接的交流接地点之间，连接比上述PchMOSFET和NchMOSFET的栅源间电容大的输入电容，将开关基波频率的阻抗比开关基波频率的上述栅源间电容与上述输入电容的合计值的阻抗的大约1/2低的通过电感器、电容以及电阻的并联电路与电阻进行串联连接后的电路表示为近似的等价电路的阻抗体、电感器和电容以及电阻的并联电路与电阻进行串联连接后的串联电路、以及电阻中的至少一方并联连接到上述逻辑缓冲器和上述PchMOSFET以及NchMOSFET的栅极之间的二极管上；使上述PchMOSFET和NchMOSFET的漏源间导通电阻为1Ω以上，上述PchMOSFET的并联个数为NchMOSFET的并联个数的大约1倍以上。