[发明专利]一种伪随机数生成器

摘要

本发明公开了一种伪随机数生成器，包括：晶振模块，PROM模块、FPGA模块和DAC模块。该晶振模块用于产生时钟频率；PROM模块用于控制和调用FPGA模块内部的逻辑门电路，以向FPGA模块下发指令；该FPGA模块用于以晶振时钟作为输入；并接收PROM模块下发的指令，根据预设的m序列的本原多项式，生成该m序列所对应的数字信号；该DAC模块用于将FPGA模块输出的数字信号转化为模拟信号并输出，以作为随机数源。本发明的生成器通过硬件来构建伪随机数生成器，其优点是产生的随机序列稳定性好，均匀性强，且基本不受外界影响，抗干扰能力强，且信号产生速率较快且可控，能随时改变随机数的随机性，控制输出形式，在信息安全领域具有很高的实用性。

主权项

一种伪随机数生成器，其特征在于，包括：晶振模块（1），可编程存储器（2）、可编程门阵列模块（3）和数模转换器模块（4）；该晶振模块（1）用于产生预设频率的时钟；该可编程存储器模块（2）用于控制和调用可编程门阵列模块（3）内部的逻辑门电路，以向该可编程门阵列模块（3）下发指令；该可编程门阵列模块（3）用于以晶振模块（1）产生的时钟作为输入；并接收该可编程存储器模块（2）下发的指令，根据预设的m序列的本原多项式，生成该m序列所对应的数字信号；该数模转换器模块（4）用于将可编程门阵列模块（3）输出的数字信号转化为模拟信号并输出，以作为随机数源。