[发明专利]改善双栅CMOS多晶硅耗尽的方法以及双栅CMOS

摘要

本发明提供了一种改善双栅CMOS多晶硅耗尽的方法以及双栅CMOS。提供初始结构，初始结构包括半导体衬底，半导体衬底包括nFET器件区域和pFET器件区域，初始结构还包括在nFET器件区域和pFET器件区域中衬底顶部上的自底部向顶部布置的栅极电介质、第一包含多晶硅的材料和硬掩模氮化硅。去除nFET器件区域和pFET器件区域中的一个上的部分硬掩模。执行气相掺杂或等离子体浸没离子注入，从而对其上去除了部分硬掩模的区域进行掺杂。在其上去除了部分硬掩模的区域的表面形成电介质层；利用氮化硅与电介质的选择性去除所述另一部分硬掩模。以电介质层为硬掩模再执行另一种导电性的气相掺杂或等离子体浸没离子注入，从而对其上去除了上述另一部分硬掩模的区域进行掺杂。

主权项

一种改善双栅CMOS多晶硅耗尽的方法，其特征在于包括：第一步骤，用于提供初始结构，初始结构包括半导体衬底，所述半导体衬底包括至少一个nFET器件区域和至少一个pFET器件区域，所述初始结构还包括在nFET器件区域和pFET器件区域中衬底顶部上的材料叠层，所述材料叠层自底部向顶部包括栅极电介质、第一包含多晶硅的材料和硬掩模；第二步骤，用于采用光刻和蚀刻的方法去除nFET器件区域和pFET器件区域中的一个区域上的部分硬掩模，而留下nFET器件区域和pFET器件区域中的另一区域上的另一部分硬掩模；第三步骤，用于在去除了部分硬掩模之后执行一种导电性的气相掺杂或等离子体浸没离子注入，从而对其上去除了部分硬掩模的区域进行掺杂；第四步骤，用于在其上去除了部分硬掩模的区域的表面形成电介质层；第五步骤，用于利用氮化硅与电介质的选择性去除所述另一部分硬掩模，留下电介质层为另一区域的硬模；第六步骤，用于以电介质层为硬掩模再执行另一种导电性的气相掺杂或等离子体浸没离子注入，从而对其上去除了上述另一部分硬掩模的区域进行掺杂。