[发明专利]射频LDMOS器件及制造方法

摘要

本发明公开了一种射频LDMOS器件，其法拉第盾为单层金属层且其位于漏端漂移区上方的部分包括三个以上深度依次递减的竖直结构，竖直结构的设置能够起到提拉电场的作用，通过竖直结构的长度的差异结合以及与漏端距离的不同能够使得法拉第盾下方的电场更加均匀地分布，提高了器件的击穿电压；本发明不需要多层金属淀积就能实现较高的击穿电压，能够减少器件制造过程中的金属淀积、刻蚀过程，从而器件制造工艺简单，工艺成本降低。本发明还公开了一种射频LDMOS器件的制造方法。

主权项

一种射频LDMOS器件，包括：P型外延层，形成于半导体衬底上；N型漏端轻掺杂漂移区，形成于所述P型外延层中；P阱，形成于所述P型外延层中，所述P阱和所述N型漏端轻掺杂漂移区之间相隔一横向距离；多晶硅栅，形成于部分所述P阱上方并和所述P阱之间隔离有栅氧化层，被所述多晶硅栅所覆盖的部分所述P阱用于形成沟道，所述多晶硅栅和所述栅氧化层还延伸到靠近漏端一侧的所述P型外延层上并和所述N型漏端轻掺杂漂移区相交叠；在所述多晶硅栅表面上以及所述多晶硅栅外部的所述N型漏端轻掺杂漂移区表面上形成有介质层，所述多晶硅栅的靠近所述N型漏端轻掺杂漂移区一侧的边界为所述多晶硅栅的漏端边界，所述介质层在所述多晶硅栅的漏端边界上形成有一台阶结构；其特征在于：所述介质层的位于所述N型漏端轻掺杂漂移区上方的平坦区域处形成有三个以上沟槽，从所述多晶硅栅的漏端边界处的远离所述多晶硅栅的方向上各所述沟槽的深度依次递减、且各所述沟槽的底部都位于所述介质层中，各所述沟槽的侧面和所述多晶硅栅的侧面平齐；一金属层形成于所述介质层的位于所述多晶硅栅的漏端边界处的台阶结构上，所述金属层的一侧延伸到所述多晶硅栅上方的所述介质层上、所述金属层的另一侧延伸到所述N型漏端轻掺杂漂移区上方的所述介质层上并将各所述沟槽完全填充，由所述金属层组成法拉第盾。