[发明专利]毫米波FMCW两单元相控阵测距测速单片雷达收发机有效

专利信息
申请号: 201210393627.9 申请日: 2012-10-16
公开(公告)号: CN102866387A 公开(公告)日: 2013-01-09
发明(设计)人: 池保勇;贾海昆;况立雪;王志华 申请(专利权)人: 清华大学
主分类号: G01S7/28 分类号: G01S7/28;G01S7/282;G01S7/285
代理公司: 北京众合诚成知识产权代理有限公司 11246 代理人: 薄观玖
地址: 100084 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 毫米波FMCW两单元相控阵测距测速单片雷达收发机属于测距测速雷达收发机领域,其特征在于,由FMCW发射模块、两单元接收模块、数字控制模块以及偏置产生模块构成,FMCW发射模块用于产生FMCW连续波调制信号,放大之后通过天线发射出去,两单元接收模块用于完成对从目标反射回的信号进行处理,数字控制模块用于对系统内部的可配置量提供控制,FMCW调制信号的扫频周期、扫频带宽、发射信号的功率、接收支路的增益、五阶巴特沃斯低通滤波器的带宽以及移相器的移相值都可以进行配置,可以应用于近距离、远距离以及不同角度的目标的检测。
搜索关键词: 毫米波 fmcw 单元 相控阵 测距 测速 单片 雷达 收发
【主权项】:
毫米波FMCW两单元相控阵测距测速单片雷达收发机,其特征在于,包括:连续波调制方式的发射模块,以下简称FMCW发射模块、两单元接收模块、数字控制模块以及偏置产生模块,其中:FMCW发射模块,用于产生FMCW调制信号,依次经第三缓冲放大器、功率放大器PA放大后,再经发射天线发射出去,所述FMCW发射模块,包括:锁相环PLL、功率放大器PA以及缓冲放大器BUF1~BUF3,其中:锁相环PLL,以下简称锁相环,包括:鉴频鉴相器PFD,以下简称鉴频鉴相器、电荷泵CP,以下简称电荷泵、环路滤波器LOOP FILTER,以下简称环路滤波器、压控振荡器VCO,以下简称压控振荡器、依次1/2分频的四个分频器DIV1~DIV4、16~23可配置整数分频的分频器DIV5以及DELTA‑SIGMA调制器DSM,以下简称调制器,其中,所述鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及五个分频器DIV1~DIV5依次串接成环状,所述鉴频鉴相器的第一输入端输入参考频率F_REF信号,第二输入端则与第五个分频器DIV5分频后的分频信号输出端相连,所述第五分频器DIV5的分频控制信号输入端与调制器的调制信号输出端相连,所述压控振荡器的输出端依次连接第一缓冲放大器BUF1以及放大增益可调的第三缓冲放大器BUF3,功率放大器PA,输入端与所述第三缓冲放大器BUF3的输出端相连,用于将产生的FMCW调制信号进行功率放大,再通过发射天线发射出去;两单元接收模块,用于对接收到的回波进行下变频、放大和滤波,再转换为数字信号供外部的数字处理部分处理,所述两单元接收模块包括:两路平行的低噪声放大器,分别用LNA1及LNA2表示、两路平行的混频器,分别用MIXER1及MIXER2表示、两路平行的移相器,分别用PHASE SHIFTER1及PHASE SHIFTER2表示、三个缓冲放大器,分别用BUF2、BUF4及BUF5表示、跨阻放大器,用TIA表示、模 拟基带部分以及数模转换器ADC,其中:两路平行的低噪声放大器,用于对从接收天线接收到的两路信号RXIN_1和RXIN_2进行放大,以压制后续模块的噪声,向所述两路平行的混频器对应的提供输入信号,两路平行的混频器,分别对输入的信号进行混频后得到中频信号,该混频器均为无源混频器,两个混频器的差分输出的正端之间相连接,差分输出的负端之间也相连接,五个缓冲放大器,其中,第二缓冲放大器BUF2的输入与第一缓冲放大器BUF1的输出端相连,对输入的所述FMCW发射模块产生的本振信号进行缓冲放大后,同时传送到第四缓冲放大器BUF4和第五缓冲放大器BUF5的输入端,分别各自经放大之后分别送往相应的第一移相器PHASE SHIFTER1和第二移相器PHASE SHIFTER2,两路平行的移相器,分别对各自输入的所述FMCW发射模块产生的本振信号进行单端到差分的转换,同时分别在输入的第一移相控制信号PHASE CTRL1、第二移相控制信号PHASE CTRL2的控制下完成移相功能,结果输出给对应的第一混频器MIXER1和第二混频器MIXER2,所述的两个移相控制信号PHASE CTRL1、PHASE CTRL2来自所述的数字控制模块,分别覆盖360度范围。跨阻放大器,用TIA表示,由跨导放大器OTA及两个反馈电阻RES1、RES2构成,所述跨导放大器的OTA的正负两个输入端分别与所述两路平行的混频器相对应的正负输出端相连接,并将其输出的电流信号转化为电压信号,模拟基带部分,包括:三个可编程增益放大器PGA1~PGA3、五阶巴特沃斯低通滤波器LPF以及三个直流失调消除反馈模块DCOC1~DCOC3,其中:所述三个可编程增益放大器的增益依次设置为6dB、12dB、18dB或者24dB,所述五阶巴特沃斯低通滤波器的带宽依次设置为200kHz、500kHz、1MHz或者2MHz,第一可编程增益放大器PGA1、五阶巴特沃斯低通滤波器LPF、第二可编程增益放大器PGA2以及第三可编程增益放大器PGA3依次连接,所述第一可变成增益放大器PGA1的输入端与跨导放大器OTA的输出端相连接,所述PGA3的输出连接到数字模拟转换ADC的输入端,第一直流失调消除反馈模块DCOC1的输入端与所述五阶巴特沃斯低通滤波器的输出端连接,所述第一直流失调消除反馈模块DCOC1的输 出端与第一可编程增益放大器PGA1的输入端相连,第二直流失调消除反馈模块DCOC2的输入端与第二可编程增益放大器PGA2的输出端连接,所述第二直流失调消除反馈模块DCOC2的输出端与第二可编程增益放大器PGA2的输入端相连,第三直流失调消除反馈模块DCOC3的输入端与第三可编程增益放大器PGA3的输出端连接,所述第三直流失调消除反馈模块DCOC3的输出端与第三可编程增益放大器PGA3的输入端相连,从而实现对整个接收通路的直流失调的抑制;数字控制模块,为所述外部数字处理部分提供接口,并对所有可配置变量进行控制,包括:所述FMCW调制信号的扫频周期、扫频带宽、发射信号的功率、接收支路的增益、五阶巴特沃斯低通滤波器的带宽以及移相器的移相值,所述数字控制模块包括:串行数据接口,用SPI表示、寄存器堆以及三角波发生器,其中:串行数据接口,用于与所述外部数字处理部分通信,将控制信号写入内部寄存器堆,所述串行数据接口的输入端分别为外部时钟CLK、外部状态翻转时钟SCLK、外部片选信号SCS以及外部串行输入数据SDI,所述串行数据接口的第一输出端为串行数据输出端SDO,所述串行数据接口的第二输出端连接到寄存器堆的输入,用于控制寄存器堆中的寄存器存储的数值,寄存器堆,用于控制三角波发生器的状态以及为此雷达中所有可配置变量提供控制,包括:所述FMCW调制信号的扫频周期、扫频带宽、发射信号的功率、接收支路的增益、五阶巴特沃斯低通滤波器的带宽以及移相器的移相值,所述寄存器堆的输入端与串行数据接口的输出端相连接,所述寄存器堆的输出端与三角波发生器的输入端以及其余可配置变量的控制端相连接,三角波发生器,用于产生三角波波形,给FMCW发射模块中的调制器提供控制信号,从而产生FMCW连续波调制的信号,所述三角波发生器的输入端与寄存器堆相连接,所述三角波发生器的输出端与FMCW发射模块中的调制器的输入端相连接;偏置产生模块,为毫米波FMCW两单元相控阵测距测速单片雷达收发机提供所需的偏置电压以及偏置电流。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210393627.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top