[发明专利]数据写入方法、存储器控制器与存储器储存装置

摘要

一种数据写入方法，用于控制具有多个物理抹除单元的可复写式非易失性存储器模块。此方法包括将这些物理抹除单元划分出第一缓冲区与第二缓冲区，接收一个指示将数据写入至第一逻辑地址的写入指令；判断此数据的数据量是否小于一个预设值；若是，将此数据写入至第一缓冲区或第二缓冲区；以及当把数据写入至第二缓冲区时，取得第一缓冲区中的至少一个物理编程单元所映射的至少一个第二逻辑地址，并且整并属于第二逻辑地址的有效数据，其中第二逻辑地址的数目小于整并门坎值。藉此，可以减少主机系统等待写入成功消息的时间。

主权项

一种数据写入方法，用于一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个物理抹除单元，每一该些物理抹除单元包括多个物理编程单元，该些物理抹除单元至少被划分出一数据区，该数据写入方法包括：配置多个逻辑地址以映射至该数据区的该些物理抹除单元；从该数据区以外的该些物理抹除单元中将至少一第一物理抹除单元划分为一第一缓冲区，并从该数据区以外的该些物理抹除单元中，将至少一第二物理抹除单元划分为一第二缓冲区，其中所述至少一第一物理抹除单元不同于所述至少一第二物理抹除单元；接收一第一写入指令，该第一写入指令指示将一第一数据写入至该些逻辑地址的一第一逻辑地址；判断该第一数据的数据量是否小于一预设值；若该第一数据的数据量小于该预设值，将该第一数据写入至所述至少一第一物理抹除单元或所述至少一第二物理抹除单元；以及当把该第一数据写入至所述至少一第二物理抹除单元时，取得所述至少一第一物理抹除单元中的至少一第一物理编程单元所映射的至少一第二逻辑地址，并且整并属于所述至少一第二逻辑地址的有效数据，以将所述至少一第二逻辑地址的有效数据写入至该数据区以外的该些物理抹除单元中的一第三物理抹除单元中，其中所述至少一第二逻辑地址的数目小于一整并门坎值，且所述第三物理抹除单元不同于所述至少一第一物理抹除单元与所述至少一第二物理抹除单元。