[发明专利]一种3D氧化物半导体薄膜晶体管及其制备方法

摘要

本发明公开了一种3D氧化物半导体薄膜晶体管及其制备方法。本发明的薄膜晶体管采用下层有源区、下层栅介质、栅电极的连续生长，以及上层栅介质、上层有源区的连续生长，能够极大减少有源层与栅介质的界面缺陷态，因而能极大地提高薄膜晶体管TFT的驱动能力。而且由于同一个栅电极能够同时控制两层有源区，进一步提高了TFT的驱动能力。使用本方法制备的薄膜晶体管具有较高开关比、较高开态电流、较陡的亚阈斜率等优良特性。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。进一步，如果控制上层和下层有源区的阈值电压不同，又能将多阈值技术集成到同一个TFT管子中，而这有望在像素驱动单元电路中得到广泛的应用。

主权项

一种氧化物半导体薄膜晶体管，其特征在于，所述晶体管包括：下层源电极和下层漏电极（2）、下层有源区（3）、下层栅介质（4）、栅电极（5）、上层栅介质（6）、上层有源区（7）、以及上层源电极和上层漏电极（8）；其中，在衬底（1）上的两端形成下层源电极和下层漏电极（2），在衬底（1）上并且在部分下层源电极和下层漏电极（2）上形成下层有源区（3），在下层有源区（3）上形成下层栅介质（4），在下层栅介质（4）上形成栅电极（5），在栅电极（5）上形成上层栅介质（6），上层栅介质（6）和下层栅介质（4）相连形成有源区并包裹住栅电极（5），在上层栅介质（7）上形成上层有源区（7），在上层有源区（7）上形成上层源电极和上层漏电极（8），上层源电极和上层漏电极分别与下层源电极和下层漏电极相连形成源电极和漏电极。