[发明专利]N/P边界效应减小的金属栅极晶体管有效
| 申请号: | 201210109830.9 | 申请日: | 2012-04-13 |
| 公开(公告)号: | CN103123901A | 公开(公告)日: | 2013-05-29 |
| 发明(设计)人: | 庄学理;郭正诚;蔡境哲;朱鸣;杨宝如 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/78 |
| 代理公司: | 北京德恒律师事务所 11306 | 代理人: | 陆鑫;房岭梅 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成多个伪栅极。伪栅极沿着第一轴延伸。该方法包括在伪栅极上方形成掩模层。掩模层限定沿着不同于第一轴的第二轴延伸的伸长开口。开口暴露出伪栅极的第一部并保护伪栅极的第二部。开口的尖端部的宽度大于开口的非尖端部的宽度。采用光学邻近校正(OPC)工艺形成掩模层。该方法包括用多个第一金属栅极替换伪栅极的第一部。该方法包括用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部。本发明提供了N/P边界效应减小的金属栅极晶体管。 | ||
| 搜索关键词: | 边界 效应 减小 金属 栅极 晶体管 | ||
【主权项】:
一种制造半导体器件的方法,包括:在衬底上方形成第一伪栅极和第二伪栅极;在所述第一伪栅极和所述第二伪栅极上方形成经图案化的掩模,所述经图案化的掩模暴露出所述第一伪栅极的第一段和所述第二伪栅极的第二段,同时覆盖所述第一伪栅极的第三段和所述第二伪栅极的第四段,其中,以使得所述第一段和所述第二段具有明显不同的长度的方式实施形成所述掩模的步骤;分别用第一金属栅极和第二金属栅极替换所述第一段和所述第二段,所述第一金属栅极和所述第二金属栅极包含第一类型金属材料;以及分别用第三金属栅极和第四金属栅极替换所述第三段和所述第四段,所述第三金属栅极和所述第四金属栅极包含不同于所述第一类型金属材料的第二类型金属材料。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210109830.9/,转载请声明来源钻瓜专利网。
- 上一篇:带有外部触点的双向电子连接器
- 下一篇:踏板车型摩托车
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





