[发明专利]时钟生成系统

摘要

一种时钟生成系统，用于以预定时钟频率比(f1/f2＝M/N)从第一时钟信号(CLK1)导出第二时钟信号(CLK2)，将第一时钟频率(f1)除以第一整数(N)，将第二时钟信号(CLK2)除以第二整数(M)，通过比较分频结果(CLK11，CLK21)生成误差信号(ERR)，且依靠所述误差信号控制压控振荡器(6)以生成第二时钟信号。为了消除误差，这可由在不同电路部分中处理两个时钟信号实现：提供开关(2)用于交替地将时钟信号中的一个信号切换到单个分频器(4)，或用于交替地将时钟信号中的一个信号切换到两个分频器中的一个分频器，并同时将时钟信号中的另一个信号切换到两个分频器中的另一个分频器；控制一个或多个分频器以在提供第一时钟信号时进行利用第一整数(N)的分频，并在提供第二时钟信号时进行利用第二整数(M)的分频；以及根据由开关的两个连续位置获得的分频结果的比较生成误差信号。

主权项

一种时钟生成系统，用于以第一时钟频率(f1)生成第一时钟信号(CLK1)并以与所述第一时钟频率(f1)成预定比例(M/N)的第二时钟频率(f2)生成第二时钟信号(CLK2)，所述系统包括：‑时钟信号发生器(1)，提供所述第一时钟信号(CLK1)；‑分频器装置(3)，具有至少一个分频器(4；41，42)以用于将所述第一时钟频率(f1)除以第一整数(N)以产生第一辅助信号(CLK11)，并将所述第二时钟信号(CLK2)除以第二整数(M)以产生第二辅助信号(CLK21)；‑相位/周期比较器(5)，用于通过比较所述第一和第二辅助信号(CLK11，CLK21)生成误差信号(ERR)；以及‑压控振荡器(6)，根据所述误差信号(ERR)来控制以生成所述第二时钟信号(CLK2)；其中，所述系统还包括：‑开关(2；21)，用于交替地将所述第一和第二时钟信号(CLK1，CLK2)中的一个信号切换到单个分频器(4)或用于交替地将所述第一和第二时钟信号(CLK1，CLK2)中的一个信号切换到两个分频器(41，42)中的一个分频器，并同时将所述第一和第二时钟信号(CLK1，CLK2)中的另一个信号切换到所述两个分频器(41，42)中的另一个分频器；以及‑控制器(7)，用于控制所述至少一个分频器(4；41，42)，以在提供所述第一时钟信号(CLK1)时进行利用所述第一整数(N)的分频，并在提供所述第二时钟信号(CLK2)时进行利用所述第二整数(M)的分频；‑其中所述相位/周期比较器(5)适于根据由开关(2，21)的两个连续位置获得的所述第一和第二辅助信号(CLK11，CLK21)的比较生成所述误差信号(ERR)。