[发明专利]数字滤波电路和数字滤波控制方法

摘要

[目标]提供一种能够在频域中进行诸如重叠FDE方法的滤波处理的能够减小电路规模和功耗的数字滤波电路和数字滤波控制方法。[解决方案]根据本发明的数字滤波电路包括：重叠附加装置，用于给出在该块与前一个块之间的M个数据（M是正整数）的重叠；FFT处理装置，用于通过执行FFT处理变换生成的块；滤波计算装置，用于对变换的块执行滤波处理；IFFT装置，用于通过IFFT处理变换执行了滤波处理的块；重叠去除装置，用于从变换的块的两端去除M个数据单位；以及时钟生成装置，用于基于M的值设定滤波处理时钟信号的频率，其中滤波处理时钟信号驱动重叠附加装置的数据输出单元、FFT装置、滤波计算装置、IFFT装置以及重叠去除装置的输入单元。

主权项

一种数字滤波电路，包括：重叠附加装置，所述重叠附加装置用于通过给出在块与前一个块之间的M个数据（M是正整数）的重叠来从时域中的输入数据生成包括N个数据（N是正整数）的块；FFT处理装置，所述FFT处理装置用于通过执行FFT处理来将所生成的块变换为频域中的块；滤波计算装置，所述滤波计算装置用于对所变换的频域中的块执行滤波处理；IFFT装置，所述IFFT装置用于通过IFFT处理来将对其执行了所述滤波处理的块变换为时域中的块；重叠去除装置，所述重叠去除装置用于通过从所变换的时域中的块的两端去除全部M个数据来生成输出信号；以及时钟生成装置，所述时钟生成装置用于基于所述重叠的数目M的值来设定滤波处理时钟信号的频率，其中，所述滤波处理时钟信号驱动所述重叠附加装置的数据输出单元、所述FFT装置、所述滤波计算装置、所述IFFT装置以及所述重叠去除装置的数据输入单元。