[发明专利]用于具有高介电常数/金属栅极MOSFET的Vt调整和短沟道控制的结构和方法有效
| 申请号： | 201180057992.6 | 申请日： | 2011-09-15 |
| 公开（公告）号： | CN103262246A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 王新琳;陈向东;蔡劲 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅 |
| 地址： | 美国纽*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件，其包括半导体衬底(12)，所述半导体衬底(12)具有位于其上区域内的阱区域(12B)。半导体材料堆叠(14)位于所述阱区域上。所述半导体材料堆叠从下至上包括含半导体的缓冲层(15)和含非掺杂半导体的沟道层(16)；所述半导体材料堆叠的含半导体的缓冲层直接位于所述阱区域的上表面上。该结构还包括栅极材料堆叠(18)，其直接位于含非掺杂半导体的沟道层的上表面上。在本发明中采用的栅极材料堆叠从下至上包括高介电常数栅极电介质层(20)、功函数金属层(22)和多晶硅层(24)。 | ||
| 搜索关键词： | 用于 具有 介电常数 金属 栅极 mosfet vt 调整 沟道 控制 结构 方法 | ||
【主权项】：
一种半导体结构100，包括：半导体衬底12，具有位于其上区域内的阱区域12B；半导体材料堆叠14，从下至上包括含半导体的缓冲层15和含非掺杂半导体的沟道层16，其中所述半导体材料堆叠的所述含半导体的缓冲层直接位于所述阱区域的上表面上；以及栅极材料堆叠18，直接位于所述含非掺杂半导体的沟道层16的上表面上，其中所述栅极材料堆叠从下至上包括高介电常数栅极电介质层20、功函数金属层22和多晶硅层24。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180057992.6/，转载请声明来源钻瓜专利网。
- 上一篇：二极管，其用途，及其制备方法
- 下一篇：E-PETRI培养皿、设备和系统
- 同类专利
- 专利分类
