[实用新型]一种基于系统总线的系统芯片片内电源转换控制电路

摘要

一种基于系统总线的系统芯片片内电源转换控制电路，包括系统总线输入电路、电源转换单元状态控制电路、电源转换单元状态读取电路和系统总线读取电路四个部分。系统总线输入电路包括三输入与门，用于产生写、读控制信号；电源转换单元状态控制电路包括写入电源转换单元的数据通路，每路包含两级数据选择器和一级触发器；电源转换单元状态读取电路包括读取电源转换单元状态数据的数据通路，每路包含两级触发器；系统总线读取电路包括两级选择器和一级触发器，系统总线读取电源转换单元状态数据。该方案结构简单，但能够通过系统总线直接对多种电源转换单元组成的片内电源管理系统控制，满足系统芯片低功耗设计对多样电压的需求。

主权项

一种基于系统总线的系统芯片片内电源转换控制电路，其特征在于，包括系统总线输入电路(1)、电源转换单元状态控制电路(2)、电源转换单元状态读取电路(3)和系统总线读取电路(4)，系统总线输入电路(1)包括两个3输入端的与门(29)，其中一个与门的3输入端接收输入信号Psel、Pwrite和Penable，产生用于控制写操作的wr_en信号输出到电源转换单元状态控制电路(2)，另一个与门的3输入端接收Penable、Pwrite的反向信号和Psel信号，产生用于控制读操作的rd_en信号输出到系统总线读取电路(4)；电源转换单元状态控制电路(2)包括DVS_W数据写入电路及至少2块T_W数据写入电路，所述的DVS_W数据写入电路由传输路径数据选择器(11)、写控制数据选择器(12)和数据锁存寄存器(13)组成，传输路径数据选择器(11)的一个输出端与写控制数据选择器(12)的一个输入端连接，写控制数据选择器(12)的输出端与数据锁存寄存器(13)的数据输入端连接，数据锁存寄存器(13)的数据输出端与写控制数据选择器(12)的另一个输入端及传输路径数据选择器(11)的一个输入端连接，传输路径数据选择器(11)的另一个输入端与写数据信号Pwdata连接，选择端与系统写地址Paddress总线连接，写控制数据选择器(12)的选择端与写使能wr_en信号连接，数据锁存寄存器(13)的时钟输入端与全局时钟Pclk信号端连接，数据锁存寄存器(13)的复位输入端与全局复位Presetn信号端连接，其输出端口输出控制信号DVS_W[5:0]控制外部电源转换单元的运行状态，所述的T_W数据写入电路由传输路径数据选择器(14)、写控制数据选择器(15)和数据锁存寄存器(16)组成，传输路径数据选择器(14)的一个输出端与写控制数据选择器(15)的一个输入端连接，写控制数据选择器(15)的输出端与数据锁存寄存器(16)的数据输入端连接，数据锁存寄存器(16)的数据输出端与写控制数据选择器(15)的另一个输入端及传输路径数据选择器(14)的一个输入端连接，传输路径数据选择器(14)的另一个输入端与写数据信号Pwdata连接，各数据写入电路中的传输路径数据选择器(14)的选择端连接并与系统写地址Paddress总线连接，写控制数据选择器(15)的选择端连接并与写使能wr_en信号连接，数据锁存寄存器(16)的时钟输入端连接并与全局时钟Pclk信号端连接，数据锁存寄存器(16)的复位输入端连接并与全局复位Presetn信号端连接，其输出端口输出控制信号T_W[7:0] 控制外部电源转换单元的运行状态；电源转换单元状态读取电路(3)包括DVS_R数据锁存电路(5)、PG_R数据锁存电路(6)及至少1块T_R数据锁存电路，所述的DVS_R数据锁存电路(5)包括第一数据锁存寄存器和第二数据锁存寄存器，第一数据锁存寄存器的数据输出端和第二数据锁存寄存器的数据输入端连接，第一级数据锁存器的输入端用于输入外部电源转换单元的运行状态参数信号DVS_R[5:0]，PG_R数据锁存电路(6) 包括第三数据锁存寄存器和第四数据锁存寄存器，第三数据锁存寄存器的数据输出端和第四数据锁存寄存器的数据输入端连接，第三级数据锁存器的输入端用于输入外部电源转换单元的运行状态参数信号PG_R[3:0]，T_R数据锁存电路包括第五数据锁存寄存器和第六数据锁存寄存器，第五数据锁存寄存器的数据输出端和第六数据锁存寄存器的数据输入端连接，第五级数据锁存器的输入端用于输入外部电源转换单元的运行状态参数信号T_R[7:0]，DVS_R数据锁存电路(5)中的复位输入端、PG_R数据锁存电路(6) 中的复位输入端及各T_R数据锁存电路中的复位输入端连接并与全局复位Presetn信号端连接，DVS_R数据锁存电路(5)中的时钟输入端、PG_R数据锁存电路(6) 中的时钟输入端及各T_R数据锁存电路中的时钟输入端连接并与全局时钟Pclk信号端连接；系统总线读取电路(4)包括传输路径数据选择器(26)、数据选择器(27)和数据锁存寄存器(28)，传输路径数据选择器(26)的选择端与系统写地址Paddress总线连接，传输路径数据选择器(26)的0通道的数据输入端与电源转换单元状态读取电路(3)的DVS_R数据锁存电路(5)的用于输出信号Syn_DVS_R_out[5:0]的输出端连接，传输路径数据选择器(26)的1通道的数据输入端与电源转换单元状态读取电路(3)的PG_R数据锁存电路(6)的用于输出信号Syn_PG_R_out[3:0]的输出端连接，传输路径数据选择器(26)的2通道及其余通道的数据输入端分别与电源转换单元状态读取电路(3)的T_R数据锁存电路的用于输出信号Syn_T_R_out[7:0] 的输出端连接，传输路径数据选择器(26)的输出端与数据选择器(27)的输入端连接，数据选择器(27)的另一输入端置0，其选择端用于输入读使能rd_en信号，数据选择器(27)的输出端与数据锁存寄存器(28)的数据输入端连接，数据锁存寄存器(28)的时钟输入端与全局时钟Pclk信号端连接，数据锁存寄存器(28)的复位输入端与全局复位Presetn信号端连接，数据锁存寄存器(28)的输出端输出数据为给系统总线读取的数据。