[实用新型]一种基于CPLD/FPGA模块的实验系统

摘要

本实用新型一种基于CPLD/FPGA模块的实验系统，以CPLD/FPGA模块为核心、融合模拟、数字以及单片机相结合的设计思想，利用多模块化组合设计，一方面使得该实验系统操作简单，灵活，显示直观。另一方面提供了一个面向对象的解决方案，在CPLD/FPGA模块、ISPPAC模块和单片机内核开发的实验系统的上，学生针对自己的设计目标，可以重构器件或反复编程升级软件，而无需将器件从线路板上焊上拆下。这种在线对电路板或目标电子系统随时进行组态或重组的功能，给学生的设计开发、电路板级调试和系统升级换代带来了极大的方便。本实用新型的实验开发系统实现了在线系统设计、修改以及功能调试，为目前的开放型教学中的设计性、综合性实验提供了一个较好的解决方案。

主权项

一种基于CPLD/FPGA模块(11)的实验系统，包括CPLD/FPGA模块(11)、与CPLD/FPGA模块共同连接的显示模块(1)、输入模块(2)、数模、模数转换模块(7)、通信模块(8)、蜂鸣器模块(9)；其特征在于：它还包括与所述CPLD/FPGA模块相连的ISPPAC模块(3)、单片机模块(4)、下载接口模块(5)、频率发生器模块(6)，扩展模块(10)，其中：ISPPAC模块(3)，其包括单片机模块(4)，下载接口模块(5)，其包括下载接口模块及与之相连的电路，实现与计算机并行通信、远距离数据通信、编程下载；频率发生器模块(6)，其包括频率发生器模块(6)及与之相连的电路，提供实验开发系统中需要的各种数字频率；扩展模块(10)，其包括扩展模块(10)及与之相连的电路，提供实验开发系统中需要的临时性连接的小规模电路。