[发明专利]显著降低待机功耗的低压降稳压器及方法

摘要

一种令低压降稳压器显著降低待机功耗的方法，用于IC芯片设计，包括步骤：采用双驱动装置，设置两种工作模式：芯片处于睡眠状态或消耗电流较小时，选择模式Ⅰ，仅驱动装置Ⅰ（202）工作，降低芯片整体功耗；芯片处于全速工作或消耗电流较大时，选择模式Ⅱ，仅驱动装置Ⅱ（203）工作，保持输出电压Vout恒定而不受重负载影响；设置模式选择端口LP’和逻辑控制电路（10），所述模式选择端口LP’与所述IC芯片的低功耗控制端口LP连接；借助逻辑控制电路（10）将端口LP输出逻辑“1”或“0”的电平变换为换接电路所需要的多路电平，以选择模式Ⅰ或模式Ⅱ运行。本发明的有益效果是：有效解决了低压降稳压器睡眠或轻负载时功耗大的问题，易于使用并可以在现有大多数集成电路制造工艺上实现。

主权项

一种令低压降稳压器显著降低待机功耗的方法，用于IC芯片设计，包括步骤：所述低压降稳压器采用双驱动装置，设置两种工作模式：芯片处于睡眠状态或消耗电流较小时，选择模式Ⅰ，仅驱动装置Ⅰ（202）工作，降低芯片整体功耗；芯片处于全速工作或消耗电流较大时，选择模式Ⅱ，仅驱动装置Ⅱ（203）工作，保持输出电压Vout恒定而不受重负载影响；在集成有所述低压降稳压器的IC芯片中设置低功耗控制端口LP，所述IC芯片中有诸多功能模块，其程序存储器指令全速工作或启动较大功耗的功能模块，包括无线发射模块投入工作时，同时输出逻辑电平“1”或“0”至端口LP；而若只启动较小功耗的功能模块工作或指令进入休眠状态，则输出反演的逻辑电平“0”或“1”至端口LP；设置模式选择端口LP’和逻辑控制电路（10），所述模式选择端口LP’与所述IC芯片的低功耗控制端口LP连接；借助逻辑控制电路（10）将端口LP输出逻辑“1”或“0”的电平变换为换接电路所需要的多路电平，以选择模式Ⅰ或模式Ⅱ运行；所述两驱动装置Ⅰ和Ⅱ，使用同一电压反馈电路（40）对所述输出电压Vout实时采样。