[发明专利]抗单粒子翻转的D触发器

摘要

本发明公开了一种抗单粒子翻转的D触发器，目的是提高抗单粒子翻转的D触发器抗单粒子翻转能力。它由时钟电路、主锁存器、从锁存器、第一反相器电路和第二反相器电路组成，主锁存器由十个PMOS管和十个NMOS管组成，从锁存器由十个PMOS管和十个NMOS管组成，主锁存器和从锁存器均进行了双模冗余加固，主锁存器和从锁存器中C2MOS电路也进行了改进，即分离互为冗余的C2MOS电路中的上拉PMOS管和下拉NMOS管。本发明抗单粒子翻转的D触发器的抗单粒子翻转能力强，适合用于抗单粒子翻转加固集成电路的标准单元库，应用于航空、航天等领域。

主权项

一种抗单粒子翻转的D触发器，抗单粒子翻转的D触发器由时钟电路、主锁存器、从锁存器、第一反相器电路和第二反相器电路组成，有两个输入端和两个输出端；两个输入端分别是CK即时钟信号输入端和D即数据信号输入端；两个输出端分别是Q和QN，Q和QN输出一对相反的数据信号；时钟电路有一个输入端和两个输出端，输入端为CK，输出端为C、CN；时钟电路为一个两级反相器，由第一级反相器和第二级反相器组成；第一级反相器由第一PMOS管和第一NMOS管组成，第一PMOS管的栅极Pg1连接CK，漏极Pd1连接第一NMOS管的漏极Nd1，并作为时钟电路的一个输出端CN；第一NMOS管的栅极Ng1连接CK，漏极Nd1连接Pd1；第二级反相器由第二PMOS管和第二NMOS管组成，第二PMOS管的栅极Pg2连接CN，漏极Pd2连接第二NMOS管的漏极Nd2，并作为时钟电路的另一个输出端C；第二NMOS管的栅极Ng2连接CN，漏极Nd2连接Pd2；第一PMOS管和第二PMOS管的衬底连接电源VDD，源极Ps1、Ps2连接电源VDD；第一NMOS管和第二NMOS管的衬底接地VSS，源极Ns1、Ns2也接地VSS；第一反相器电路有一个输入端和一个输出端，输入端为SO，输出端为QN；第一反相器电路由第二十三PMOS管和第二十三NMOS管组成；第二十三PMOS管的衬底和源极Ps23均连接电源VDD，第二十三NMOS管的衬底和源极Ns23均接地VSS；第二十三PMOS管的栅极Pg23连接SO，漏极Pd23连接第二十三NMOS管的漏极Nd23，并作为第一反相器的输出端QN；第二十三NMOS管的栅极Ng23连接SO，漏极Nd23连接Pd23；第二反相器电路有一个输入端和一个输出端，输入端为SON，输出端为Q；第二反相器电路由第二十四PMOS管和第二十四NMOS管组成；第二十四PMOS管的衬底和源极Ps24均连接电源VDD，第二十四NMOS管的衬底和源极Ns24均接地VSS；第二十四PMOS管的栅极Pg24连接SON，漏极Pd24连接第二十四NMOS管的漏极Nd24，并作为第二反相器的输出端Q；第二十四NMOS管的栅极Ng24连接SON，漏极Nd24连接Pd24；主锁存器和从锁存器均为冗余加固的锁存器，主锁存器和从锁存器前后串联，并均与时钟电路连接，从锁存器还分别与第一反相器和第二反相器电路连接；其特征在于有三个输入端和一个输出端，三个输入端为D、C、CN，一个输出端为MO；主锁存器由十个PMOS管和十个NMOS管组成，主锁存器中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第三PMOS管的栅极Pg3连接D，漏极Pd3连接第四PMOS管的源极Ps4，源极Ps3连接电源VDD；第四PMOS管的栅极Pg4连接C，漏极Pd4连接第三NMOS管的漏极Nd3，源极Ps4连接Pd3；第五PMOS管的栅极Pg5连接D，漏极Pd5连接第六PMOS管的源极Ps6，源极Ps5连接电源VDD；第六PMOS管的栅极Pg6连接C，漏极Pd6连接第五NMOS管的漏极Nd5，源极Ps6连接Pd5；第七PMOS管的栅极Pg7连接Pd6，漏极Pd7连接第七NMOS管的漏极Nd7并作为主锁存器的输出端MO，源极Ps7连接电源VDD；第八PMOS管的栅极Pg8连接Pd4，漏极Pd8连接第八NMOS管的漏极Nd8，源极Ps8连接电源VDD；第九PMOS管的栅极Pg9连接Pd8，漏极Pd9连接第十PMOS管的源极Ps10，源极Ps9连接电源VDD；第十PMOS管的栅极Pg10连接CN，漏极Pd10连接第九NMOS管的漏极Nd9，源极Ps10连接Pd9；第十一PMOS管的栅极Pg11连接Pd7，漏极Pd11连接第十二PMOS管的源极Ps12，源极Ps11连接电源VDD；第十二PMOS管的栅极Pg12连接CN，漏极Pd12连接第十一NMOS管的漏极Nd11，源极Ps12连接Pd11；第三NMOS管的栅极Ng3连接CN，漏极Nd3连接Pd4，源极Ns3连接第四NMOS管的漏极Nd4；第四NMOS管的栅极Ng4连接D，漏极Nd4连接Ns3，源极Ns4接地VSS；第五NMOS管的栅极Ng5连接CN，漏极Nd5连接Pd6，源极Ns5连接第六NMOS管的漏极Nd6；第六NMOS管的栅极Ng6连接D，漏极Nd6连接Ns5，源极Ns6接地VSS；第七NMOS管的栅极Ng7连接Pd4，漏极Nd7连接Pd7，源极Ns7接地VSS；第八NMOS管的栅极Ng8连接Pd6，漏极Nd8连接Pd8，源极Ns8接地VSS；第九NMOS管的栅极Ng9连接C，漏极Nd9连接Pd10，源极Ns9连接第十NMOS管的漏极Nd10；第十NMOS管的栅极Ng10连接Pd7，漏极Nd10连接Ns9，源极Ns10接地VSS；第十一NMOS管的栅极Ng11连接C，漏极Nd11连接Pd12，源极Ns11连接第十二NMOS管的漏极Nd12；第十二NMOS管的栅极Ng12连接Pd8，漏极Nd12连接Ns11，源极Ns12接地VSS；从锁存器有三个输入端和两个输出端，三个输入端为MO、C、CN，两个输出端为SO、SON；从锁存器由十个PMOS管和十个NMOS管组成，从锁存器中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第十三PMOS管的栅极Pg13连接MO，漏极Pd13连接第十四PMOS管的源极Ps14，源极Ps13连接电源VDD；第十四PMOS管的栅极Pg14连接CN，漏极Pd14连接第十三NMOS管的漏极Nd13，源极连接Pd13；第十五PMOS管的栅极Pg15连接MO，漏极Pd15连接第十六PMOS管的源极Ps16，源极Ps15连接电源VDD；第十六PMOS管的栅极Pg16连接CN，漏极Pd16连接第十五NMOS管的漏极Nd15，源极连接Pd15；第十七PMOS管的栅极Pg17连接Pd16，漏极Pd17连接第十七NMOS管的漏极Nd17并作为从锁存器的一个输出端SO，源极Ps17连接电源VDD；第十八PMOS管的栅极Pg18连接Pd14，漏极Pd18连接第十八NMOS管的漏极Nd18，源极Ps18连接电源VDD；第十九PMOS管的栅极Pg19连接Pd18，漏极Pd19连接第二十PMOS管的源极Ps20，源极Ps19连接电源VDD；第二十PMOS管的栅极Pg20连接C，漏极Pd20连接第十九NMOS管的漏极Nd19，源极Ps20连接Pd19；第二十一PMOS管的栅极Pg21连接Pd17，漏极Pd21连接第二十二PMOS管的源极Ps22，源极Ps21连接电源VDD；第二十二PMOS管的栅极Pg22连接C，漏极Pd22连接第二十一NMOS管的漏极Nd21并作为从锁存器的另一个输出端SON，源极Ps22连接Pd21；第十三NMOS管的栅极Ng13连接C，漏极Nd13连接Pd14，源极Ns13连接第十四NMOS管的漏极Nd14；第十四NMOS管的栅极Ng14连接MO，漏极Nd14连接Ns13，源极Ns14接地VSS；第十五NMOS管的栅极Ng15连接C，漏极Nd15连接Pd16，源极Ns15连接第十六NMOS管的漏极Nd16；第十六NMOS管的栅极Ng16连接MO，漏极Nd16连接Ns15，源极Ns16接地VSS；第十七NMOS管的栅极Ng17连接Pd14，漏极Nd17连接Pd17，源极Ns17接地VSS；第十八NMOS管的栅极Ng18连接Pd16，漏极Nd18连接Pd18，源极Ns18接地VSS；第十九NMOS管的栅极Ng19连接CN，漏极Nd19连接Pd20，源极Ns19连接第二十NMOS管的漏极Nd20；第二十NMOS管的栅极Ng20连接Pd17，漏极Nd20连接Ns19，源极Ns20接地VSS；第二十一NMOS管的栅极Ng21连接CN，漏极Nd21连接Pd22，源极Ns21连接第二十二NMOS管的漏极Nd22；第二十二NMOS管的栅极Ng22连接Pd18，漏极Nd22连接Ns21，源极Ns22接地VSS。