[发明专利]数模混合控制体偏置型C类反相器

摘要

本发明公开了一种数模混合控制体偏置型C类反相器，包括主体C类反相器模块、PMOS体调制模块和NMOS体调制模块，其中PMOS体调制模块和NMOS体调制模块通过“参数感应-电流比较-数字计数-模拟转换-体偏压产生及反馈”等环节能够更加精确地控制所述的主体C类反相器模块中第一PMOS管和第一NMOS管的阈值电压、漏源电流和跨导等参数，因而大大减弱工艺偏差、电源电压扰动和温度变化对主体C类反相器模块的不利影响。本发明的数模混合控制体偏置型C类反相器适用于开关电容积分器、Sigma-Delta模数转换器等极低功耗高精度的应用场合。

主权项

一种数模混合控制体偏置型C类反相器，包括主体C类反相器模块、PMOS体调制模块和NMOS体调制模块；其中，所述的主体C类反相器模块由第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管组成；其中，第一PMOS管的栅端与第一NMOS管的栅端相连，作为主体C类反相器模块的输入端，第二PMOS管的漏端接第二NMOS管的漏端，作为主体C类反相器模块的输出端；第一PMOS管的源端接第一参考电源，第一PMOS管的漏端接第二PMOS管的源端，第一PMOS管的体端接所述的PMOS体调制模块输出的体偏置电压；第二PMOS管的栅端接第一偏置电平，第二PMOS管的体端接所述的PMOS体调制模块输出的体偏置电压；第一NMOS管的源端接第一参考地，第一NMOS管的漏端与第二NMOS管的源端相连，第一NMOS管的体端接所述的NMOS体调制模块输出的体偏置电压；第二NMOS管的栅端接第二偏置电平，第二NMOS管的体端接所述的NMOS体调制模块输出的体偏置电压；所述的PMOS体调制模块包括感应PMOS管、第一比较器对模块、第一计数器模块和第一数模转换器模块；其中，感应PMOS管的源端接第一参考电源，感应PMOS管的栅端接共模电压，感应PMOS管的体端接所述的PMOS体调制模块输出的体偏置电压，感应PMOS管的漏端与第一电阻的一端、第一比较器对模块相连，第一电阻的另一端接第一参考地；第一比较器对模块包括第二电阻、第三电阻、第一比较器和第二比较器，第一比较器的正输入端和第二比较器的负输入端均接感应PMOS管的漏端，第一比较器的负输入端接第二电阻的一端，第二电阻的一端同时也是第一基准电流的输入端，第二电阻的另一端接第一参考地，第二比较器的正输入端接第三电阻的一端，第三电阻的一端同时也是第二基准电流的输入端，第三电阻的另一端接第一参考地，第一比较器的时钟信号输入端和第二比较器的时钟信号输入端均接比较器时钟信号，第一比较器的输出端和第二比较器的输出端均与第一计数器模块相连；第一计数器模块包括第一SR触发器、第一或门、第一与门和第一N位计数器；其中，第一SR触发器的置位端接第一比较器的输出端，第一SR触发器的复位端接第二比较器的输出端，第一SR触发器的数据输出端接第一N位计数器的加法/减法计数端；第一或门的第一输入端接第一比较器的输出端，第一或门的第二输入端接第二比较器的输出端，第一或门的输出端接第一与门的第一输入端，第一与门的第二输入端接计数器时钟信号，计数器时钟信号与比较器时钟信号是两相不交叠时钟信号，第一与门的输出端接第一N位计数器的时钟输入端；第一N位计数器的由第1个端口至第N个端口构成的N个输出端与第一数模转换器模块相连；第一数模转换器模块包括由第一横向电阻至第N‑1横向电阻构成的N‑1个横向电阻、由第一纵向电阻至第N+1纵向电阻构成的N+1个纵向电阻、第一开关至第N开关构成的N个开关、第一反馈电阻和第一运算放大器，其中N‑1个横向电阻阻值相同，N+1个纵向电阻阻值相同，纵向电阻阻值是横向电阻阻值的两倍；第一纵向电阻的一端接第一横向电阻的一端和第二纵向电阻的一端，第一纵向电阻的另一端接第二参考电源和第一运算放大器的正输入端，第二纵向电阻的另一端接第一开关的输入端，第一开关的控制端接第一N位计数器的第一输出端，当第一N位计数器的第一输出端为高电平时，第一开关的输出端接第一运算放大器的负输入端，当第一N位计数器的第一输出端为低电平时，第一开关的输出端接第一运算放大器的正输入端；第三纵向电阻的一端接第一横向电阻的另一端和第二横向电阻的一端，第三纵向电阻的另一端接第二开关的输入端，第二开关的控制端接第一N位计数器的第二输出端，当第一N位计数器的第二输出端为高电平时，第二开关的输出端接第一运算放大器的负输入端，当第一N位计数器的第二输出端为低电平时，第二开关的输出端接第一运算放大器的正输入端，以此类推，第N纵向电阻的一端接第N‑2横向电阻的另一端和第N‑1横向电阻的一端，第N纵向电阻的另一端接第N‑1开关的输入端，第N‑1开关的控制端接第一N位计数器的第N‑1输出端，当第一N位计数器的第N‑1输出端为高电平时，第N‑1开关的输出端接第一运算放大器的负输入端，当第一N位计数器的第N‑1输出端为低电平时，第N‑1开关的输出端接第一运算放大器的正输入端；第N+1纵向电阻的一端接第N‑1横向电阻的另一端和第一基准电压，第N+1纵向电阻的另一端接第N开关的输入端，第N开关的控制端接第一N位计数器的第N输出端，当第一N位计数器的第N输出端为高电平时，第N开关的输出端接第一运算放大器的负输入端，当第一N位计数器的第N输出端为低电平时，第N开关的输出端接第一运算放大器的正输入端；第一反馈电阻的一端接第一运算放大器的输出端，第一反馈电阻的另一端接第一运算放大器的负输入端；第一运算放大器的输出端电压即为所述的PMOS体调制模块输出的体偏置电压；所述的NMOS体调制模块包括感应NMOS管、第二比较器对模块、第二计数器模块和第二数模转换器模块；其中，感应NMOS管的源端接第一参考地，感应NMOS管的栅端接共模电压，感应NMOS管的体端接所述NMOS体调制模块输出的体偏置电压，感应NMOS管的漏端与第四电阻的一端、第二比较器对模块相连，第四电阻的另一端接第一参考电源；第二比较器对模块包括第五电阻、第六电阻、第三比较器和第四比较器，其中，第三比较器的正输入端和第四比较器的负输入端均接感应NMOS管的漏端，第三比较器的负输入端接第五电阻的一端，第五电阻的一端同时也是第三基准电流的输入端，第五电阻的另一端接第一参考电源，第四比较器的正输入端接第六电阻的一端，第六电阻的一端同时也是第四基准电流的输入端，第六电阻的另一端接第一参考电源，第三比较器的时钟信号输入端和第四比较器的时钟信号输入端均接所述的比较器时钟信号，第三比较器的输出端和第四比较器的输出端均与第二计数器模块相连；第二计数器模块包括第二SR触发器、第二或门、第二与门和第二N位计数器；其中，第二SR触发器的置位端接第三比较器的输出端，第二SR触发器的复位端接第四比较器的输出端，第二SR触发器的数据输出端接第二N位计数器的加法/减法计数端；第二或门的第一输入端接第三比较器的输出端，第二或门的第二输入端接第四比较器的输出端，第二或门的输出端接第二与门的第一输入端，第二与门的第二输入端接所述计数器时钟信号，第二与门的输出端接第二N位计数器的时钟输入端；第二N位计数器的由第N+1个端口至第2N个端口构成的N个输出端与第二数模转换器模块相连；第二数模转换器模块包括由第N横向电阻至第2N‑2横向电阻构成的N‑1个横向电阻、由第N+2纵向电阻至第2N+2纵向电阻构成的N+1个纵向电阻、第N+1开关至第2N开关构成的N个开关、第二反馈电阻和第二运算放大器，其中N‑1个横向电阻阻值相同，N+1个纵向电阻阻值相同，纵向电阻阻值是横向电阻阻值的两倍；第N+2纵向电阻的一端接第N横向电阻的一端和第N+3纵向电阻的一端，第N+2纵向电阻的另一端接第二参考地和第二运算放大器的正输入端，第N+3纵向电阻的另一端接第N+1开关的输入端，第N+1开关的控制端接第二N位计数器的第N+1输出端，当第二N位计数器的第N+1输出端为高电平时，第N+1开关的输出端接第二运算放大器的负输入端，当第二N位计数器的第N+1输出端为低电平时，第N+1开关的输出端接第二运算放大器的正输入端；第N+4纵向电阻的一端接第N横向电阻的另一端和第N+1横向电阻的一端，第N+4纵向电阻的另一端接第N+2开关的输入端，第N+2开关的控制端接第二N位计数器的第N+2输出端，当第二N位计数器的第N+2输出端为高电平时，第N+2开关的输出端接第二运算放大器的负输入端，当第二N位计数器的第N+2输出端为低电平时，第N+2开关的输出端接第二运算放大器的正输入端，以此类推，第2N+1纵向电阻的一端接2N‑3横向电阻的另一端和第2N‑2横向电阻的一端，第2N+1纵向电阻的另一端接第2N‑1开关的输入端，第2N‑1开关的控制端接第二N位计数器的第2N‑1输出端，当第二N位计数器的第2N‑1输出端为高电平时，第2N‑1开关的输出端接第二运算放大器的负输入端，当第二N位计数器的第2N‑1输出端为低电平时，第2N‑1开关的输出端接第二运算放大器的正输入端；第2N+2纵向电阻的一端接第2N‑2横向电阻的另一端和第二基准电压，第2N+2纵向电阻的另一端接第2N开关的输入端，第2N开关的控制端接第二N位计数器的第2N输出端，当第二N位计数器的第2N输出端为高电平时，第2N开关的输出端接第二运算放大器的负输入端，当第二N位计数器的第2N输出端为低电平时，第2N开关的输出端接第二运算放大器的正输入端；第二反馈电阻的一端接第二运算放大器的输出端，第二反馈电阻的另一端接第二运算放大器的负输入端；第二运算放大器的输出端电压即为所述的NMOS体调制模块输出的体偏置电压。