[发明专利]一种FPGA配置电路架构

摘要

一种FPGA配置电路架构，包括配置存储器、配置中心、分布式列地址译码器、帧数据寄存器、衍生寄存器、行控制电路和多路选择器。通过对传统配置电路架构的改进设计，可将配置数据的帧结构由传统的纵向一位宽物理分布改进为以矩阵形式的物理分布，并且可使用行地址、列地址和辅地址对配置存储单元矩阵寻址，完成单次独立配置。采用此电路架构的FPGA配置方法简化了配置数据的帧长度设置，降低配置指令复杂程度，节约硬件开销；采用此电路架构的FPGA配置方法还能够对FPGA中的可编程逻辑模块进行独立重新配置，而不影响其周围的可编程逻辑模块功能，这为用户的动态重构应用提供节省了宝贵的配置时间，极大提升用户动态重构应用的灵活性。

主权项

一种FPGA配置电路架构，其特征在于包括：配置存储器、配置中心、分布式列地址译码器、帧数据寄存器、衍生寄存器、行控制电路和多路选择器；配置存储器：用于存储用户的配置数据并且根据所述配置数据控制FPGA内的可编程逻辑电路实现用户所设计的逻辑功能；所述配置存储器被划分为若干行和若干列，每一列又进一步划分为多个配置存储单元矩阵；所述配置存储器采用行地址、列地址和辅地址来寻址定位配置存储单元矩阵；所述辅地址为所述配置存储单元矩阵的地址；分布式列地址译码器对所述列地址进行译码且所述配置存储器的每一行中都包含有一个分布式列地址译码器；配置中心包括配置控制状态机和行地址译码电路，其中，行地址译码电路将译码得到的行地址送入所述行控制电路中，行控制电路根据得到的行地址控制对那一行进行读写操作；所述配置控制状态机产生控制信号控制帧数据寄存器和衍生寄存器工作；所述帧数据寄存器用于对用户的配置数据进行移位操作；所述衍生寄存器在帧数据寄存器和由行地址、列地址和辅地址来寻址定位的配置存储单元矩阵之间进行数据锁存和数据交换；多路选择器分布在行控制电路和配置存储器之间，将数据总线选通至根据辅地址所寻址定位的配置存储单元矩阵；所述数据总线为配置中心、帧数据寄存器、衍生寄存器、行控制电路和配置存储器之间数传用户配置数据的总线。