[发明专利]N沟道积累型SiC IEMOSFET器件及制备方法有效

专利信息
申请号: 201110122219.5 申请日: 2011-05-12
公开(公告)号: CN102184964A 公开(公告)日: 2011-09-14
发明(设计)人: 汤晓燕;张超;张玉明;张义门;杨飞;王文 申请(专利权)人: 西安电子科技大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336;H01L21/20;H01L21/265
代理公司: 陕西电子工业专利中心 61205 代理人: 王品华;朱红星
地址: 710071 陕*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种N沟道积累型SiC IEMOSFET器件及制作方法,主要解决现有技术中SiC IEMOSFET器件沟道电子迁移率低,导体电阻大的问题。其技术特点是:在已有的SiC IEMOSFET器件结构的基础上将注入形成的导电沟道层改为由外延形成的厚度为0.1μm~0.2μm,氮离子掺杂浓度为4×1016cm-3的N-外延积累层(6′),该外延积累层(6′)横向位于左源区N+接触(4a)与右源区N+接触(4b)之间,纵向位于隔离介质(2)和JFET区域(8)之间。本发明具有沟道电子迁移率高,导通电阻低,功耗低的优点,可应用于汽车电子、电脑和通讯等领域。
搜索关键词: 沟道 积累 sic iemosfet 器件 制备 方法
【主权项】:
一种N沟道积累型IEMOSFET器件,自上而下包括栅极(1)、SiO2隔离介质(2)、源极(3)、源区N+接触(4)、P+接触(5)、P‑外延层(7)、JFET区域(8)、P阱(9)、N‑漂移层(10)、N+衬底(11)和漏极(12),其特征在于:在SiO2隔离介质(2)与JFET区域(8)之间设有N‑外延积累层(6′),以保证器件在工作状态下的导电沟道深度,减少表面散射对迁移率的影响。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110122219.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top