[发明专利]可重构星载计算机的正余弦函数IP核及其控制方法

摘要

可重构星载计算机的正余弦函数IP核及其控制方法。它涉及航天航空的电子技术领域。它解决了初始赋值存在舍入误差对结果影响很大问题；角度越大需要迭代次数越多的缺陷。初始化模块连右移N位模块和1模块，1模块连余弦值存储器，右移N位模块连正弦值存储器，余正弦值存储器连减加法器和第一乘法器，减加法器连第二乘法器再连余弦值存储器，第一乘法器连左移1位模块再连正弦值存储器，控制器连正余弦值存储器。将η映射到[0，π/2]内成为θ；判断θ≤β，是直接赋值到最后一步，否迭代运算，近似准则得到初始赋值，利用二倍角公式计算，判断n＜N，是再次计算，否完成运算；最终根据符号位判断所得到的结果的正负，赋予正余弦函数值。本发明应用于进行姿态控制。

主权项

可重构星载计算机的正余弦函数IP核，其特征在于它包括初始化模块(1)、右移N位模块(2)、1模块(3)、减法器(4)、加法器(5)、第一乘法器(6)、第二乘法器(7)、左移1位模块(8)、正弦值存储器(9)、余弦值存储器(10)和控制器(11)；初始化模块(1)的输入端为可重构星载计算机的正余弦函数IP核的角度η输入端，初始化模块(1)的两个输出端分别连接右移N位模块(2)的输入端和1模块(3)的输入端，1模块(3)的输出端连接余弦值存储器(10)的第一输入端，右移N位模块(2)的输出端连接正弦值存储器(9)的第一输入端，余弦值存储器(10)的输出端分别连接减法器(4)的第一输入端、加法器(5)的第一输入端和第一乘法器(6)的第一输入端，正弦值存储器(9)的输出端分别连接减法器(4)的第二输入端、加法器(5)的第二输入端和第一乘法器(6)的第二输入端，减法器(4)的输出端连接第二乘法器(7)的第一输入端，加法器(5)的输出端连接第二乘法器(7)的第二输入端，第二乘法器(7)的输出端连接余弦值存储器(10)的第二输入端，第一乘法器(6)的输出端连接左移1位模块(8)的输入端，左移1位模块(8)的输出端连接正弦值存储器(9)的第二输入端，正弦值存储器(9)的第四输出端为可重构星载计算机的正余弦函数IP核的正弦输出端，余弦值存储器(10)的第四输入端为可重构星载计算机的正余弦函数IP核的余弦输出端，控制器(11)的两个信号控制端分别连接正弦值存储器(9)的控制信号接收端和余弦值存储器(10)的控制信号接收端。