[发明专利]电平电压选择电路及数据驱动器

摘要

本发明提供一种电平电压选择电路及数据驱动器，可抑制追加元件个数、Pch/Nch间的布线连接数及面积增大。具有：第1子解码器，接收第1电平电压组并输出根据N位数据的下位L位选择的电压；第2子解码器，输入第2电平电压组并输出根据下位L位选择的电压；第3子解码器，根据上位M位从由第1、第2子解码器选择的电压中选择一个；第4子解码器，输出根据下位P位从第3电平电压组中选择的电压；第5子解码器，从由第4子解码器输出的电压中选择根据上位Q位所选择的一个；第6子解码器，根据K位控制第1子解码器的输出中的至少一个输出和第4子解码器的输出中的至少一个输出之间的导通/非导通。

主权项

一种电平电压选择电路，接收多个电平电压，根据N位数字信号从多个电平电压中选择一个电平电压，并将所选择的上述电平电压输出到输出端子，其中，设N为2以上的整数，其特征在于，上述多个电平电压包括第1电平电压组、第2电平电压组及第3电平电压组；上述第1电平电压组和上述第2电平电压组各自的电压范围彼此不重叠；上述第3电平电压组和上述第2电平电压组共同包含一个或多个电平电压；上述电平电压选择电路具有：第1子解码器，具有多个开关，其接收上述第1电平电压组，根据上述N位数字信号中预定的下位侧L位的信号被控制导通和非导通，从上述第1电平电压组中选择第1个数的电平电压，并从上述第1个数的输出端输出；第2子解码器，具有多个开关，其接收上述第2电平电压组，根据上述N位数字信号中的上述L位的信号被控制导通和非导通，从上述第2电平电压组中选择第2个数的电平电压，并从上述第2个数的输出端输出；第3子解码器，具有多个开关，其接收个数为由上述第1及第2子解码器输出的上述第1个数与上述第2个数之和的电平电压，根据上述N位数字信号中预定的上位侧M位的信号被控制导通和非导通，从个数为由上述第1及第2子解码器输出的上述第1个数与上述第2个数之和的电平电压中选择一个电平电压，并输出到输出端子；第4子解码器，具有多个开关，其接收上述第3电平电压组，根据上述N位数字信号中预定的下位侧P位的信号被控制导通和非导通，从上述第3电平电压组中选择第3个数的电平电压，并从上述第3个数的输出端输出；第5子解码器，具有至少一个开关，其接收由上述第4子解码器的上述第3个数的输出端输出的电平电压，根据上述N位数字信号中预定的上位侧Q位的信号，从由上述第4子解码器的上述第3个数的输出端输出的电压中选择一个，并输出到上述输出端子；以及第6子解码器，具有至少一个开关，其配置在上述第1子解码器的上述第1个数的输出端中的一个输出端与上述第4子解码器的上述第3个数的输出端中的一个输出端之间，根据上述N位数字信号中的预定的K位的信号被控制为导通或非导通，并且，在导通时，将输出到上述第1子解码器的上述一个输出端的电平电压输出到上述第4子解码器的上述一个输出端；上述第1至第3子解码器的各上述开关由第1极性的晶体管构成；上述第4至第6子解码器的各上述开关由第2极性的晶体管构成；上述N、L、M、P、Q、K分别是正整数，且满足以下关系：L为1以上、且小于N；P大于L；M大于Q、且Q为1以上；P与Q之和等于N、且L与M之和等于N；K为1以上。