[发明专利]PMOS器件叠层结构的制备和栅功函数调节方法有效
| 申请号: | 201110046360.1 | 申请日: | 2011-02-25 |
| 公开(公告)号: | CN102651313A | 公开(公告)日: | 2012-08-29 |
| 发明(设计)人: | 徐秋霞;李永亮 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周长兴 |
| 地址: | 100029 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种PMOS器件叠层结构的制备和栅功函数的调节方法,在完成常规的LOCOS或STI介质隔离后,用快速热氧化或化学法在半导体衬底上生长超薄界面氧化层或氮氧化层;淀积高介电常数(K)栅介质,接着快速热退火;淀积复合金属栅;淀积势垒金属层;淀积多晶硅膜和硬掩模,然后进行光刻和硬掩膜的刻蚀;去胶后,依次刻蚀多晶硅膜/势垒金属层/金属栅/高K介质/界面氧化层形成多晶硅膜/势垒金属层/金属栅/高K栅介质叠层结构。然后进行常规的侧墙形成、源/漏注入及快速热退火,在完成源/漏杂质激活的同时,实现了PMOS器件金属栅有效功函数的调节。 | ||
| 搜索关键词: | pmos 器件 结构 制备 函数 调节 方法 | ||
【主权项】:
一种PMOS器件叠层结构的制备和栅功函数调节方法,包括如下步骤:1)在完成常规的LOCOS或STI介质隔离后,在半导体衬底上生长界面氧化层或氮氧化层;2)高介电常数(K)栅介质薄膜的形成,并于500‑1020℃下,4‑120秒热退火;3)淀积金属栅,所述金属栅由三层组成,依次为TiN‑1/Al/TiN‑2;4)淀积势垒金属层;5)低压化学汽相淀积多晶硅膜和硬掩模,然后进行光刻和硬掩膜的刻蚀;6)去胶,以硬掩膜为掩蔽,依次刻蚀多晶硅膜/势垒金属/金属栅/高K栅介质/界面SiO2形成叠层栅结构;7)形成侧墙1和源/漏延伸区低能离子注入和大角度注入;8)形成侧墙2和源/漏离子注入;9)快速热退火:于600‑1050℃下,于N2中退火2‑30秒;在完成源/漏杂质激活的同时,将金属Al离子驱动到高K栅介质薄膜/界面氧化层界面上,通过界面反应生成Al‑O偶极子,实现对PMOS器件金属栅有效功函数的调节;10)NiSi硅化物形成;11)接触和金属化:380‑430℃温度下,在合金炉内于N2或(N2+H2)中合金退火30‑60分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110046360.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





