[发明专利]用于信号转换器的源同步测试的装置和方法

摘要

本发明公开了在自动测试器（40）中，包括第一信号转换器（41），用于利用转换时钟信号（CLK）将信号从数字信号域转换到模拟信号域以获得模拟激励信号（STIM）；第一信号路径（42），用于将模拟激励信号（STIM）从第一信号转换器（41）转发到第二信号转换器（43），所述第二信号转换器被适配为将模拟激励信号（STIM）从模拟信号域转换回数字信号域；以及第二信号路径（44），用于将转换时钟信号（CLK）或由转换时钟信号得到的信号从第一信号转换器（41）转发到第二信号转换器（43），以使得响应于转换时钟信号（CLK）的时钟周期的模拟激励信号（STIM）经由第一信号路径（42）的传输延迟与所述时钟周期的转换时钟信号经由第二信号路径（44）的传输延迟之间的差值（Δt）在预定的容限范围内，从而使得模拟激励信号（STIM）与被转发的转换时钟信号（CLK）或者由该转换时钟信号得到的信号之间的相对抖动被保持为最小值。

主权项

一种自动测试器（40），包括：第一信号转换器（41），用于利用转换时钟信号（CLK）将信号从数字信号域转换到模拟信号域以获得模拟激励信号（STIM）；第一信号路径（42），用于将所述模拟激励信号（STIM）从所述第一信号转换器（41）转发到第二信号转换器（43），所述第二信号转换器被适配为将所述模拟激励信号（STIM）从所述模拟信号域转换回所述数字信号域；以及第二信号路径（44），用于将所述转换时钟信号（CLK）或由所述转换时钟信号得到的信号（CLK’）从所述第一信号转换器（41）转发到所述第二信号转换器（43），以使得响应于所述转换时钟信号（CLK）的时钟周期的模拟激励信号（STIM）经由所述第一信号路径（42）的传输延迟与所述时钟周期的所述转换时钟信号经由所述第二信号路径（44）的传输延迟之间的差值（Δt）在预定的容限范围内。