[发明专利]半导体装置及其制造方法无效

专利信息
申请号: 201080059548.3 申请日: 2010-12-02
公开(公告)号: CN102687269A 公开(公告)日: 2012-09-19
发明(设计)人: 富安一秀;高藤裕;福岛康守;多田宪史;松本晋 申请(专利权)人: 夏普株式会社
主分类号: H01L25/04 分类号: H01L25/04;H01L25/18
代理公司: 北京市隆安律师事务所 11323 代理人: 权鲜枝
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体装置(130),其具备:被接合基板(100);薄膜元件(80),其形成于被接合基板(100)上;以及半导体元件(90a),其接合到被接合基板(100)上,是在半导体元件主体(50)的被接合基板(100)侧层叠多个基底层(51~54)而形成的,多个基底层(51~54)分别具有绝缘层和层叠于该绝缘层的电路图案,最靠被接合基板(100)侧的基底层(54)具有电路图案被引出到薄膜元件(80)侧而形成的延设部(E),在薄膜元件(80)与半导体元件(90a)之间设有树脂层(120),薄膜元件(80)和半导体元件主体(50)通过设于树脂层(120)上的连接配线(121a)、延设部(E)以及各电路图案而相互连接。
搜索关键词: 半导体 装置 及其 制造 方法
【主权项】:
一种半导体装置,其特征在于,具备:被接合基板;薄膜元件,其形成于上述被接合基板上;以及半导体元件,其接合到上述被接合基板上,是在半导体元件主体的上述被接合基板侧层叠多个基底层而形成的,上述多个基底层分别具有绝缘层和层叠于该绝缘层的电路图案,该各电路图案通过形成于该各绝缘层的接触孔而相互连接,上述多个基底层中最靠上述被接合基板侧的基底层具有上述电路图案被引出到上述薄膜元件侧而形成的延设部,在上述薄膜元件与上述半导体元件之间设有树脂层,上述薄膜元件和上述半导体元件主体通过设于上述树脂层上的连接配线、上述延设部以及上述各电路图案而相互连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201080059548.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top