[发明专利]非易失性半导体存储装置及其制造方法

摘要

一种非易失性半导体存储装置及其制造方法，能够提高N+型源极层和浮栅的耦合率来改善程序特性并且谋求存储单元面积的缩小化。在N+型源极层(4)的两侧形成有槽(3)。槽(3)的侧壁由与两个STI2的端面平行的槽侧壁(2a)和槽侧壁(2b)、由与STI2垂直的面构成的槽侧壁(3a)及与槽侧壁(3a)不平行的槽侧壁(3b)构成。从这样构成的槽(3)的上部，在槽侧壁(3a)上平行地且在P型阱层(1)上垂直地或者具有角度地离子注入砷离子等，从而形成以宽的面积与从槽(3)底面延伸至槽侧壁(3b)的浮栅(FG6)对置的N+型源极层(4)。

主权项

一种非易失性半导体存储装置，其特征在于，具有：元件隔离层，多个该元件隔离层形成在第一导电型的半导体层上；槽，其形成为在所述元件隔离层之间，该槽的第一侧壁为与元件隔离层正交的平面，该槽的第二侧壁为与所述元件隔离层非正交的平面；第二导电型的源极层，其在所述槽内的所述第二侧壁及所述槽的底面上形成；浮栅，其在所述槽内隔着第一绝缘膜形成；以及控制栅，其形成为隔着第二绝缘膜与所述浮栅局部重叠，在所述半导体层上隔着第三绝缘膜延伸至所述元件隔离层上且与该元件隔离层正交。