[发明专利]基于CMOS工艺的低压运算放大器有效

专利信息
申请号: 201010582102.0 申请日: 2010-12-09
公开(公告)号: CN102006022A 公开(公告)日: 2011-04-06
发明(设计)人: 谭旻;刘凡 申请(专利权)人: 中国电子科技集团公司第二十四研究所
主分类号: H03F3/45 分类号: H03F3/45;H03F1/30
代理公司: 暂无信息 代理人: 暂无信息
地址: 400060 *** 国省代码: 重庆;85
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种基于CMOS工艺的低压运算放大器。它含有:三个偏置电流设置PMOS管、一个PMOS差分输入对、两个由NMOS管组成的电流镜、一个由PMOS管组成的电流镜和两个工作在亚阈值区的电平移位PMOS管。本发明的低压运算放大器结构新颖、电路简单,消除了NMOS器件的阈值电压必须大于寄生PNP管的发射极基极电压VEB(on)的限制,可采用任意阈值的标准CMOS工艺实现。本发明电路工作电压低于1V,所需静态电流小,且基本不随温度变化。本发明可以广泛地应用于工作电压在1V以下的模拟集成电路领域,尤其是Sub-1-V CMOS带隙基准源电路中。
搜索关键词: 基于 cmos 工艺 低压 运算放大器
【主权项】:
一种基于CMOS工艺的低压运算放大器,其特征在于,它含有:一个偏置电流单元,为低压运算放大器提供偏置电流,包括:PMOS管MP4、MP1、MP5,其中,MP4,MP1和MP5的源极均与电源VDD相接,MP4,MP1和MP5的栅极均与偏置电压端VBP相接,MP4的漏极、MP6的源极与MN3、MN1的栅极连接在一起,MP1的源极、MP+的源极与MP‑的源极连接在一起,MP5的漏极、MP7的源极与MN2的栅极、MN4的栅极连接在一起;和一个PMOS差分对,为低压运算放大器提供输入,包括:PMOS管MP+、MP‑,其中,MP+、MP‑的源极与MP1的漏极连接在一起,MP+的栅极接低压运算放大器的正向输入端Vin+,MP‑的栅极接低压运算放大器的的负向输入端Vin‑,MP+的漏极、MN1的漏极与MP6的栅极连接在一起,MP‑的漏极、MN2的漏极与MP7的栅极连接在一起;和第一电流镜,为正向输入信号Vin+提供信号路径,包括:NMOS管MN1、MN3,其中,MN3、MN1的源极接地GND,MN3、MN1的栅极与MP6的源极相接,MN1的漏极与MP+的漏极相接,MN3的漏极与MP2的漏极相接,同时作低压运算放大器的输出端Vo;和第二电流镜,为负向输入信号Vin‑提供信号路径,包括:NMOS管MN2、MN4,其中,MN2、MN4的源极接地GND,MN2、MN4的栅极与MP7的源极相接,MN2的漏极与MP‑的漏极相接,MN4的漏极与MP3的漏极相接;和第三电流镜,为负向输入信号Vin‑提供信号路径,包括:PMOS管MP3、MP2,其中,MP3、MP2的源极接电源VDD,MP3、MP2的栅极与MP3的漏极相接,MP3的栅极、MP3的漏极和MN4的漏极连接在一起,MP2的漏极与MN3的漏极相接;和两个电平位移管,用于降低MN1、MN2的漏‑源极间的电压差,包括:PMOS管MP6、MP7,其中,MP6的漏极接地GND,MP6的栅极、MP+的漏极和MN1的漏极连接在一起,MP6的源极、PM4的漏极和MN3的栅极、MN1的栅极连接在一起,MP7的漏极接地GND,MP7的栅极、MP‑的漏极和MN2的漏极连接在一起,MP7的源极、MP5的漏极和MN2的栅极、MN4的栅极连接在一起。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所,未经中国电子科技集团公司第二十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010582102.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top