[发明专利]半导体集成电路器件制造方法

摘要

在本发明中，提供一种半导体集成电路器件制造方法。在半导体存储器等的存储器单元阵列等的曝光中，当通过曝光向负性抗蚀剂膜上转移用于蚀刻STI沟槽区域的成组单位开口(其中用于蚀刻各自具有矩形形状的STI沟槽区域的成组单位开口布置成行和列)时，适当地使用包括第一曝光步骤(该步骤使用具有在列方向上延伸的成组第一线状开口的第一光学掩模)和第二曝光步骤(该步骤使用具有在行方向上延伸的成组第二线状开口的第二光学掩模)的多曝光。

主权项

一种半导体集成电路器件制造方法，包括以下步骤：(a)在晶片的第一主表面之上形成负性抗蚀剂膜；(b)在所述第一主表面的适于作为存储器单元阵列的部分之上的所述抗蚀剂膜中，将多个单位开口形成为在列方向和行方向上布置的矩阵，各单位开口具有在所述行方向上比在所述列方向上更长的矩形形状；(c)在所述步骤(b)之后，在有所述抗蚀剂膜的状态中向所述第一主表面进行蚀刻工艺以在所述第一主表面中形成STI沟槽区域；(d)在所述第一主表面之上形成掩埋的绝缘膜以便掩埋于所述STI沟槽区域中；以及(e)向位于所述STI沟槽区域以外的所述掩埋的绝缘膜进行平坦化工艺以形成以矩阵布置的成组STI区域，其中所述步骤(b)包括以下子步骤：(b 1)使用具有在所述列方向上延伸的成组第一线状开口的第一光学掩模将所述负性抗蚀剂膜曝光；(b2)使用具有在所述行方向上延伸的成组第二线状开口的第二光学掩模将所述负性抗蚀剂膜曝光；以及(b3)在所述步骤(b1)和(b2)之后，对所述负性抗蚀剂膜进行显影以形成所述单位开口。