[发明专利]一种多频多模无线收发器的自动频率校准信道选择滤波器

摘要

本发明公开了一种多频多模无线收发器的自动频率校准信道选择滤波器，该滤波器包括全差分运算放大器、三个开关电阻阵列、译码器、自动频率校准电路、两个开关电容阵列和电容。本发明可应用于支持无线局域网、全球移动通讯、射频识别和时分同步码分多址的多频多模无线收发器，支持八种不同频段，降低了系统实现成本，提高了系统集成度；本发明的自动频率校准电路能够实现截止频率的精确可调，误差在3％以内。

主权项

一种多频多模无线收发器的自动频率校准信道选择滤波器，其特征在于该滤波器包括全差分运算放大器(A)、开关电阻阵列(B1，B2，B3)、译码器(C)，自动频率校准电路(D)、开关电容阵列(E1，E2)和电容(F)，其中：第一开关电阻阵列(B1)的第一输出端、第二开关电阻阵列(B2)的第一输入端、第一开关电容阵列(E1)的输入端与第三开关电阻阵列(B3)的第一输入端连接在一起；第一开关电阻阵列(B1)的第二输出端、第二开关电阻阵列(B2)的第二输入端、第二开关电容阵列(E2)的输入端与第三开关电阻阵列(B3)的第二输入端连接在一起；第二开关电阻阵列(B2)的第一输出端、电容(F)的一端与全差分运算放大器(A)的第一差分输入端相连；第二开关电阻阵列(B2)的第二输出端、电容(F)的另一端与全差分运算放大器(A)的第二差分输入端相连；第一开关电容阵列(E1)的输出端、第三开关电阻阵列(B3)的第一输出端与全差分运算放大器(A)的第一差分输出端连接；第二开关电容阵列(E2)的输出端、第三开关电阻阵列(B3)的第二输出端与全差分运算放大器(A)的第二差分输出端连接；三个开关电阻阵列(B1，B2，B3)有八个开关控制位、分别对应连接译码器(C)的八个输出端；两个开关电容阵列(E1，E2)有五个开关控制位、分别对应连接自动频率校正电路(D)的五个数字信号输出端；所述全差分运算放大器(A)是一个两级密勒补偿运算放大器，第一级为折叠式共源共栅放大器，第二级为共源放大器，有两个差分输入端，两个差分输出端以及七个偏置电压端，依次是第一差分输入端(IN1)，第二差分输入端(IN2)，第一差分输出端(OUT1)，第二差分输入端(OUT2)，第一偏置电压端(VB1)，第二偏置电压端(VB2)，第三偏置电压端(VB3)，第四偏置电压端(VB4)，第五偏置电压端(VB5)，第六偏置电压端(VB6)，共模参考电压端(VCMFB)，该放大器包括第一输入NMOS管(M1)，第二输入NMOS管(M2)，第一尾电流NMOS管(M3)，第二尾电流PMOS管(M4)，第三尾电流PMOS管(M5)，第一负载PMOS管(M6)，第二负载PMOS管(M7)，第三负载NMOS管(M8)，第四负载NMOS管(M9)，第四尾电流NMOS管(M10)，第五尾电流NMOS管(M11)，第六尾电流PMOS管(M12)，第七尾电流PMOS管(M13)，第三输入NMOS管(M14)，第四输入管NMOS(M15)，第八尾电流PMOS管(M16)，第九尾电流PMOS管(M17)，第一共模反馈输入PMOS管(M18)，第二共模反馈输入PMOS管(M19)，第三共模反馈输入PMOS管(M20)，第四共模反馈输入PMOS管(M21)，第一共模反馈NMOS管(M22)，第二共模反馈NMOS管(M23)，第三共模反馈NMOS管(M24)，第四共模反馈NMOS管(M25)，第一密勒补偿电容(C1)，第二密勒补偿电容(C2)，第一调零电阻(R1)，第二调零电阻(R2)，器件之间的连接点分别为第一交点(P1)，第二交点(P2)，第三交点(P3)，第四交点(P4)，第五交点(P5)，第六交点(P6)，第七交点(P7)，第八交点(P8)，第九交点(P9)，第十交点(P10)，第十一交点(P11)，第十二交点(P12)，第十三交点(P13)，第十四交点(P14)；第一输入NMOS管(M1)源极、第二输入NMOS管(M2)源极、第一尾电流NMOS管(M3)漏极与第一交点(P1)相连，第一输入NMOS管(M1)的栅级和第一差分输入端(IN1)连接；第二输入NMOS管(M2)的栅极与第二差分输入端(IN2)连接；第一尾电流NMOS管(M3)栅极连第一偏置电压端(VB1)，第二尾电流PMOS管(M4)的漏极、第一负载PMOS管(M6)的源极与第二交点(P2)相连；第三尾电流PMOS管(M5)的漏极、第二负载PMOS管(M7)的源极与第三交点(P3)相连；第二尾电流PMOS管(M4)的栅极、第三尾电流PMOS管(M5)的栅极与第二偏置电压端(VB2)相连；第一负载PMOS管(M6)的栅极、第二负载PMOS管(M7)的栅极、第六尾电流PMOS管(M12)的栅极、第七尾电流PMOS管(M13)的栅极与第三偏置电压端(VB3)相连；第一负载PMOS管(M6)的漏极、第三负载NMOS管(M8)的漏极、第三输入NMOS管(M14)的栅极与第四交点(P4)相连；第二负载PMOS管(M7)的漏极、第四负载NMOS管(M9)的漏极、第四输入NMOS管(M15)的栅极与第五交点(P5)相连；第三负载NMOS管(M8)的栅极、第四负载NMOS管(M9)的栅极与第四偏置电压端(VB4)相连；第三负载NMOS管(M8)的源极、第四尾电流NMOS管(M10)的漏极、第三共模反馈NMOS管(M24)的漏极与第六交点(P6)相连；第四负载NMOS管(M9)的源极、第五尾电流NMOS管(M11)的漏极、第四共模反馈NMOS管(M25)的漏极与第七交点(P7)相连；第四尾电流NMOS管(M10)的栅极、第五尾电流NMOS管(M11)的栅极与第五偏置电压端(VB5)相连；第六尾电流PMOS管(M12)的漏极、第三输入NMOS管(M14)的漏极、第一共模反馈输入PMOS管(M18)的栅极、第一差分输出端(OUT1)与第八交点(P8)相连；第七尾电流PMOS管(M13)的漏极、第四输入NMOS管(M15)的漏极、第四共模反馈输入PMOS管(M21)的栅极、第二差分输出端(OUT2)与第九交点(P9)相连；第八尾电流PMOS管(M16)的栅极、第九尾电流PMOS管(M17)的栅极与第六偏置电压端(VB6)相连；第八尾电流PMOS管(M16)的漏极、第一共模反馈输入PMOS管(M18)的源极、第二共模反馈输入PMOS管(M19)的源极与第十交点(P10)相连；第九尾电流PMOS管(M17)的漏极、第三共模反馈输入PMOS管(M20)的源极、第四共模反馈输入PMOS管(M21)的源极与第十一交点(P11)相连；第二共模反馈输入PMOS管(M19)的栅极、第三共模反馈输入PMOS管(M20)的栅极与共模参考电压端(VCMFB)相连；第一共模反馈NMOS管(M22)的栅极和漏级、第三共模反馈NMOS管(M24)的栅极、第一共模反馈输入PMOS管(M18)的漏极、第四共模反馈输入PMOS管(M21)的漏极与第十二交点(P12)相连；第二共模反馈NMOS管(M23)的栅极和漏极、第二共模反馈输入PMOS管(M19)的漏极、第三共模反馈输入PMOS管(M20)的漏极与第十三交点(P13)相连；第二尾电流PMOS管(M4)的源极、第三尾电流PMOS管(M5)的源极、第六尾电流PMOS管(M12)的源极、第七尾电流PMOS管(M13)的源极、第八尾电流PMOS管(M16)的源极、第九尾电流PMOS管(M17)的源极与电源(VDD)相连；第一尾电流NMOS管(M3)的源极、第四尾电流NMOS管(M10)的源极、第五尾电流NMOS管(M11)的源极、第三共模反馈NMOS管(M24)的源极、四共模反馈NMOS管(M25)的源极、第三输入NMOS管(M14)的源极、第四输入NMOS管(M15)的源极、第一共模反馈NMOS管(M22)的源极、第二共模反馈NMOS管(M23)的源极与地相连；第一密勒补偿电容(C1)与第一调零电阻(R1)串联后接在第四交点(P4)与第八交点(P8)之间，第二密勒补偿电容(C2)与第二调零电阻(R2)串联后接在第五交点(P5)与第九交点(P9)之间；所述开关电阻阵列(B1，B2，B3)是含模拟开关的电阻网络，每个电阻网络各包含一个输入端(IN)，一个输出端(OUT)，八个电阻，八个NMOS开关和八个开关控制端，分别为第一电阻(R1)，第二电阻(R2)，第三电阻(R3)，第四电阻(R4)，第五电阻(R5)，第六电阻(R6)，第七电阻(R7)，第八电阻(R8)，第一开关管(M1)，第二开关管(M2)，第三开关管(M3)，第四开关管(M4)，第五开关管(M6)，第六开关管(M6)，第七开关管(M7)，第八开关管(M8)，第一开关控制端(CON1)，第二开关控制端(CON2)，第三开关控制端(CON3)，第四开关控制端(CON4)，第五开关控制端(CON5)，第六开关控制端(CON6)，第七开关控制端(CON7)，第八开关控制端(CON8)，其中：第一开关管(M1)的源极，第二开关管(M2)的源极，第三开关管(M3)的源极，第四开关管(M4)的源极，第五开关管(M5)的源极，第六开关管(M6)的源极，第七开关管(M7)的源极，第八开关管(M8)的源极与输入端(IN)相连，第一开关管(M1)的栅极与第一开关控制端(CON1)相连，第二开关管(M2)的栅极与第二开关控制端(CON2)相连，第三开关管(M3)的栅极与第三开关控制端(CON3)相连，第四开关管(M4)的栅极与第四开关控制端(CON4)相连，第五开关管(M5)的栅极与第五开关控制端(CON5)相连，第六开关管(M6)的栅极与第六开关控制端(CON6)相连，第七开关管(M7)的栅极与第七开关控制端(CON7)相连，第八开关管(M8)的栅极与第八开关控制端(CON8)相连，第一开关管(M1)的漏极与第一电阻(R1)的一端相连，第二开关管(M2)的漏极与第二电阻(R2)的一端相连，第三开关管(M3)的漏极与第三电阻(R3)的一端相连，第四开关管(M4)的漏极与第四电阻(R4)的一端相连，第五开关管(M5)的漏极与第五电阻(R5)的一端相连，第六开关管(M6)的漏极与第六电阻(R6)的一端相连，第七开关管(M7)的漏极与第七电阻(R7)的一端相连，第八开关管(M8)的漏极与第八电阻(R8)的一端相连，八个电阻的另一端与输出端(OUT)相连；所述译码器(C)是一个三‑8译码电路，包含三个输入端，八个输出端，分别为第一输入端(A1)，第二输入端(A2)，第三输入端(A3)，第一输出端(D1)，第二输出端(D2)，第三输出端(D3)，第四输出端(D4)，第五输出端(D5)，第六输出端(D6)，第七输出端(D7)，第八输出端(D8)；自动频率校准电路(D)用于检测和补偿RC时间常数漂移，由误差放大器(Da)，比较器(Db)，开关电容阵列(Dc)，计数器(Dd)，第一电流镜PMOS管(M1)，第二电流镜PMOS管(M2)，第三电流镜PMOS管(M3)，第四电流镜PMOS管(M4)，第一开关NMOS管(M5)，第二开关NMOS管(M6)，第三开关NMOS管(M7)和参考电阻(De)组成并包含输入参考电压端(Vref)，三个钟控信号输入端(S1，S2，S3)，其中：误差放大器(Da)包括正向输入端(IN1)，负向输入端(IN2)和输出端(OUT6)；开关电容阵列(Dc)包括输入端(IN5)，输出端(OUT7)和五个开关控制端；比较器(Db)包括正向输入端(IN3)，负向输入端(IN4)和输出端(OUT8)；计数器(Dd)包括数字信号输入端(IN6)，时钟信号输入端(clk)，五个数字信号输出端(OUT1，OUT2，OUT3，OUT4，OUT5)；具体连接方式：误差放大器(Da)的正向输入端(IN1)、第三电流镜PMOS管(M3)的漏极与参考电阻(De)的一端相连；误差放大器(Da)负向输入端(IN2)、比较器(Db)的负向输入端(IN4)与输入参考电压端(Vref)相连；误差放大器(Da)的输出端(OUT6)、第一电流镜PMOS管(M1)的栅极与第二电流镜PMOS管(M2)的栅极相连；第一电流镜PMOS管(M1)的源极、第二电流镜PMOS管(M2)的源极与电源(VDD)相连；第一电流镜PMOS管(M1)的漏极与第三电流镜PMOS管(M3)的源极相连；第二电流镜PMOS管(M2)的漏极与第四电流镜PMOS管(M4)的源极相连；第三电流镜PMOS管(M3)的栅极、第四电流镜PMOS管(M4)的栅极、参考电阻(De)的另一端与地相连；第四电流镜PMOS管(M4)的漏极与第五电流镜NMOS管(M5)的漏极相连；第一开关NMOS管(M5)的栅极与第一钟控信号输入端(S1)相连；第一开关NMOS管(M5)的源极、开关电容阵列(Dc)的输入端(IN5)、第二开关NMOS管(M6)的漏极与第三开关NMOS管(M7)的漏极相连；开关电容阵列(Dc)的输出端(OUT7)、第三开关NMOS管(M7)的源极与地相连；第二开关NMOS管(M6)的源极与比较器(Db)的正向输入端(IN3)相连；第二开关NMOS管(M6)的栅极与第二钟控信号输入端(S2)相连；第三开关NMOS管(M7)的栅极与第三钟控信号输入端(S3)相连；比较器(Db)的输出端(OUT8)与计数器(Dd)的数字信号输入端(IN6)相连；计数器的五个数字信号输出端与开关电容阵列(Dc)的五个开关控制端相连。