[发明专利]内存控制器及命令控制方法

摘要

本发明公开了一种内存控制器及命令控制方法。本发明在需要访问外部DRAM中未激活的BANK时，针对该BANK并行产生较低速率的一ACT命令和一访问命令，并将较低速率的并行ACT命令和访问命令，以较高速率顺序串行输出至外部DRAM的总线，从而，不但能够确保BANK交错访问时的较高性能，还能够同时避免内存控制器的内部工作频率过高而导致难以实现、以及电源和散热问题。

主权项

一种内存控制器，其特征在于，包括：控制模块，其在需要访问外部DRAM中未激活的BANK时，针对该BANK并行产生第一速率的一ACT命令和一访问命令；DRAM IO接口模块，其将第一速率的并行ACT命令和访问命令，以第二速率顺序串行输出至外部DRAM的总线；其中，对应控制模块工作频率的所述第一速率低于对应外部DRAM总线频率的第二速率；写数据路径模块，其将待写入外部DRAM的写数据以第一速率写入至DRAM IO接口模块、由DRAM IO接口模块转换为双倍的第二速率后输出至外部DRAM总线；读数据路径模块，其从DRAM IO接口模块接收第一速率的读数据，该第一速率的读数据是由DRAM IO接口模块读取自外部DRAM总线的双倍的第二速率读数据转换得到的。