[发明专利]基于多路数据总线的嵌入式实时仿真与故障模拟系统

摘要

本发明公开了一种基于多路数据总线的嵌入式实时仿真与故障模拟系统，包括上位机仿真管理软件与嵌入式实时仿真与故障模拟器，上位机仿真管理软件通过人机界面引导用户针对被测容错控制系统进行仿真配置与故障设置，生成多路冗余设备的故障仿真数据。嵌入式实时仿真与故障模拟器通过多路数据总线实时同步输出故障仿真数据，模拟多路冗余设备发生故障并输出故障数据流。上下位机之间通过以太网进行通信，完成上位机配置信息、故障仿真数据、仿真控制指令的下载与下位机工作状态的上传。本发明克服传统基于仿真的多设备故障模拟装置通用性较差、同步精度较低的缺陷，适用于对设备数量众多、数据交换频繁的复杂航天器系统不同冗余容错设计进行测试和验证。

主权项

基于多路数据总线的嵌入式实时仿真与故障模拟系统，其特征在于：包括上位机仿真管理软件和嵌入式实时仿真与故障模拟器；上位机仿真管理软件运行于通用计算机，通用计算机为上位机，通过人机界面引导用户针对被测容错控制系统进行仿真配置与故障设置，生成多路冗余设备的故障仿真数据；嵌入式实时仿真与故障模拟器为下位机，通过多路数据总线通信模块实时同步输出故障仿真数据，模拟多路冗余设备发生故障并输出故障数据流的过程；上下位机之间通过以太网进行通信，完成上位机配置信息、故障仿真数据、仿真控制指令的下载与下位机工作状态的上传；所述的上位机仿真管理软件包括系统配置模块、文件生成模块、通信模块以及工程管理模块；系统配置模块提供人机界面，引导用户对系统结构、仿真参数以及故障信息进行配置；文件生成模块利用系统配置模块得到的用户配置信息生成配置文件和多个设备的故障仿真数据文件；通信模块负责将文件生成模块生成的配置文件和故障仿真数据文件下载至下位机，在下位机工作于联机模式时，负责发送仿真控制指令；工程管理模块对系统配置过程进行工程化管理，与系统配置模块交互实现用户配置信息的保存和导入操作，方便用户重复配置；所述的嵌入式实时仿真与故障模拟器包括一级CPU、人机接口模块、以太网控制器以及多路数据总线通信模块；一级CPU与人机接口模块、以太网控制器以及多路数据总线通信模块连接，控制或协同这些模块运行；人机接口模块包括行列式按键与LCD显示屏，分别用于仿真进程手动控制与系统工作状态实时显示；以太网控制器由一级CPU控制完成与上位机的以太网通信任务；多路数据总线通信模块包含多路FIFO存储器、多路二级CPU、多路总线驱动芯片以及中断管理单元；多路FIFO存储器、多路二级CPU、多路总线驱动芯片组成多路数据传输信道，其中的一路FIFO存储器、一路二级CPU、一路总线驱动芯片组成一路数据传输信道，每一路负责模拟一个设备的故障数据流，多路数据传输信道由一级CPU定时器统一控制，按各自周期将不同设备的故障仿真数据通过多路总线驱动芯片所提供的总线通信接口同步输出至被测容错控制系统；中断管理单元用于管理多路FIFO存储器“半空”中断，避免多个中断冲突导致中断丢失现象，并按先入先出顺序对中断进行优先级管理，协调一级CPU对多个中断的响应过程；一级CPU连接人机接口模块的行列式按键与LCD控制器，接收用户输入的按键控制指令，通过LCD显示屏输出仿真状态信息；一级CPU连接以太网控制器，接收上位机发送的文件和仿真控制指令并回传下位机状态；一级CPU连接多路数据总线通信模块的中断管理单元和多路FIFO存储器，响应中断管理单元的“半空”中断，将相应故障仿真数据文件中的数据写入多路FIFO存储器；一级CPU还连接多路数据总线通信模块中多路二级CPU的外部中断管脚，周期性的产生定时器中断信号触发多路二级CPU同步读取并输出故障仿真数据。