[发明专利]一种基于FPGA的最小二乘支持向量机串行结构实现方法

摘要

本发明公开了一种基于FPGA的最小二乘支持向量机串行结构实现方法，该方法的步骤是：根据样本数量构造LSSVM分类神经网络的拓扑结构；选用高斯核函数；将动态方程进行离散化处理，并设定步长ΔT值；选择带补码的二进制编码的位数，其中包括整数位的位数和小数位的位数；构造基本的元件库，包括运算单元、存储单元和控制单元；构建LSSVM分类神经网络的neuro神经元单元；构建LSSVM分类神经网络的Bias_b神经元单元，完成最后一个α值计算后，计算b值；构建整个网络的控制模块，然后使网络进行递归运算，当网络稳定时，求得收敛参数α，b。本发明方法不仅减少了FPGA资源的消耗，而且克服了模拟电路实现灵活性不足的缺点，可以较好的适应应用环境的改变。

主权项

1.一种基于FPGA的最小二乘支持向量机串行结构实现方法，其特征在于，该方法按以下步骤实施：步骤1、根据样本数量构造LSSVM分类神经网络的拓扑结构：根据给定样本数量构造LSSVM分类学习递归神经网络的拓扑结构为：将1、-γ^-1α_j以及-by_i接入∑中进行求和，∑的输出端接入积分器∫1，积分器∫1的输出即为α_j，同时将接入积分器∫2，输出b值，α_j再经权值-q_ij反馈到相对应的∑中，形成一个递归神经网络；给定分类训练集(z_i，y_i)是一组待分类的样本，i＝1，2，...N，对于所有的z_i∈R^N都有y_i∈(+1，-1)为样本相对应的类别，其分类决策面为其中W是权值向量，b是阈值，表示训练样本从输入空间到特征空间的非线性映射，LSSVM的分类学习即解决下面受约束的优化问题：minW,eJ(W,e)=12WTW+γΣi=1lei2---(1)]]>约束条件：求解该问题引入Lagrange函数：其中α_i为Lagrange乘子，利用KKT条件分别对Lagrange函数各个变量求偏导，得到该问题的最优条件：1-byi-Σj=1Nαjqij-γ-1αi=0---(4)]]>Σi=1Nαiyi=0---(5)]]>其中q_ij＝y_iy_j K_ij，且定义为核函数，得到LSSVM分类学习神经网络模型的动态方程：b.=∂J∂b=Σi=1Nαiyi---(6)]]>α.i=-∂J∂αi=1-byi-Σj=1Nαjqij-γ-1αi---(7)]]>其中α_i为Lagrange乘子，b是阈值，(z_i，y_i)是一组待分类的样本，i＝1，2，...N；步骤2、选用高斯核函数，选择参数γ^-1＝1、σ＝1，并计算：步骤3、结合步骤2的结果，将动态方程(6)、(7)进行离散化处理，并设定步长ΔT值；将方程(6)、(7)进行离散化处理后得到离散动态方程(8)、(9)b(t+ΔT)=ΔTΣi=1Nαi(t)yi(t)+b(t)---(8)]]>αi(t+ΔT)=ΔT(1-b(t)yi-Σj=1Nαj(t)qij-γ-1αi(t))+αi(t);---(9)]]>步骤4、设定带补码的二进制编码的位数，其中包括整数位的位数和小数位的位数；步骤5、按照步骤4所设定的二进制编码的位数构造基本的元件库，包括运算单元、存储单元和控制单元；运算单元包括乘累加单元MAC、乘法器单元Mul、减法器单元Sub、累加器单元ADD；存储单元包括ROM和RAM；控制单元调用ISE9.1中IP核，实现MAC、Mul、Sub、ADD和ROM；步骤6、利用步骤5得到的元件库，构建neuro神经元单元；步骤7：利用步骤5得到的元件库，构建Bisa_b神经元单元；步骤8：完成串行计算功能模块的构建使每个神经元受控于一个时钟控制信号，每个神经元一个周期内计算完毕后，产生一个有效控制信号，当神经网络控制单元接收到的所有神经元的控制信号有效时，产生一个总的有效控制信号使全部神经元进入下一周期的运算，当网络进行递归运算直至稳定时，即求得收敛参数α，b。