[发明专利]一种数模转换电路有效
申请号: | 201010107621.1 | 申请日: | 2010-02-05 |
公开(公告)号: | CN101795136A | 公开(公告)日: | 2010-08-04 |
发明(设计)人: | 罗萍;甄少伟;时婷婷;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03M1/66 | 分类号: | H03M1/66 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种数模转换电路,属于电子技术领域。包括晶体管MN0,电阻RA,RB,电容C0,运算放大器op和带有电阻补偿网络的电阻分压阵列DAC_res_array,其中运算放大器实现钳位功能,并和电阻RB一起确定晶体管MN0所在支路的电流,降低了功耗;电阻分压阵列DAC_res_array具有一个电阻补偿网络;电阻补偿网络的控制信号受数字输入信号Digital控制,能够在不同的数字输入信号Digital下得到相应的补偿电阻值,从而对电阻分压阵列AB端的等效电阻进行调节,最终保证了DAC电路的转换精度。本发明中的电阻补偿网络采用传输门作为元件,一方面与电阻分压阵列中的传输门的导通电阻高度匹配,提高了电路精度,另一方面,传输门比电阻占用的面积小很多,减小了芯片面积,降低了成本。 | ||
搜索关键词: | 一种 数模 转换 电路 | ||
【主权项】:
一种数模转换电路,由运算放大器op、晶体管MN0、电阻RA、电阻RB、电容C0和电阻分压阵列DAC_res_array组成;运算放大器op的正输入端连接基准电压信号Vref、负输入端通过电阻RB接地、输出端接晶体管MN0的栅极的同时通过电容C0接地;晶体管MN0的漏极通过电阻RA接电源VD、源极接电阻分压阵列DAC_res_array的端口A并输出模拟信号Vout;电阻分压阵列DAC_res_array的端口B接运算放大器op的负输入端的同时通过电阻RB接地;电阻分压阵列DAC_res_array的数字信号输入端接数字输入信号digital;其特征在于:所述电阻分压阵列DAC_res_array由粗调电阻RC,阻值成等比递增的5个串联电阻R0、R1、R2、R3和R4,5个传输门,5个反相器和1个电阻补偿网络构成;电阻补偿网络和电阻RC、R0、R1、R2、R3、R4依次串联在电阻分压阵列DAC_res_array的端口B和端口A之间;电阻R0、R1、R2、R3和R4的两端分别并联一个传输门T0、T1、T2、T3和T4;数字输入信号digital中的第1位信号Digital<0>接传输门T0的NMOS管栅极的同时通过反相器INV0接传输门T0的PMOS管栅极,数字输入信号digital中的第2位信号Digital<1>接传输门T1的NMOS管栅极的同时通过反相器INV1接传输门T1的PMOS管栅极,数字输入信号digital中的第3位信号Digital<2>接传输门T2的NMOS管栅极的同时通过反相器INV2接传输门T2的PMOS管栅极,数字输入信号digital中的第4位信号Digital<3>接传输门T3的NMOS管栅极的同时通过反相器INV3接传输门T3的PMOS管栅极,数字输入信号digital中的第5位信号Digital<4>接传输门T4的NMOS管栅极的同时通过反相器INV4接传输门T4的PMOS管栅极;所述电阻补偿网络,由15个传输门和5个反相器构成;6个传输门T10、T11、T12、T13、T14、T15依次串联在电阻分压阵列DAC_res_array的端口B和电阻RC之间,这6个传输门的PMOS管的栅极都接地,NMOS管的栅极都接电源VD;传输门T0a和T0b串联后的一端在接传输门T11与T12之间,另一端接端口B;补偿控制信号comp_ctrl中的第1位信号Comp_ctrl<0>接传输门T0a和T0b的两个NMOS管的栅极,同时通过一个反相器接传输门T0a和T0b的两个PMOS管的栅极;传输门T1a和T1b串联后的一端在接传输门T12与T13之间,另一端接端口B;补偿控制信号comp_ctrl中的第2位信号Comp_ctrl<1>接传输门T1a和T1b的两个NMOS管的栅极,同时通过一个反相器接传输门T1a和T1b的两个PMOS管的栅极;传输门T2a和T2b串联后的一端在接传输门T13与T14之间,另一端接端口B;补偿控制信号comp_ctrl中的第3位信号Comp_ctrl<2>接传输门T2a和T2b的两个NMOS管的栅极,同时通过一个反相器接传输门T2a和T2b的两个PMOS管的栅极;传输门T3a和T3b串联后的一端在接传输门T14与T15之间,另一端接端口B;补偿控制信号comp_ctrl中的第4位信号Comp_ctrl<3>接传输门T3a和T3b的两个NMOS管的栅极,同时通过一个反相器接传输门T3a和T3b的两个PMOS管的栅极;传输门T4a和T4b串联后的一端在接传输门T15与电阻RC之间,另一端接端口B;补偿控制信号comp_ctrl中的第5位信号Comp_ctrl<4>接传输门T4a和T4b的两个NMOS管的栅极,同时通过一个反相器接传输门T4a和T4b的两个PMOS管的栅极。所述补偿控制信号comp_ctrl与数字输入信号digital满足以下关系:当数字输入信号digital为00000时,补偿控制信号comp_ctrl为00000;当数字输入信号digital中有一个1时,补偿控制信号comp_ctrl为00001;当数字输入信号digital中有两个1时,补偿控制信号comp_ctrl为00011;当数字输入信号digital中有三个1时,补偿控制信号comp_ctrl为00111;当数字输入信号digital中有四个1时,补偿控制信号comp_ctrl为01111;当数字输入信号digital为11111时,补偿控制信号comp_ctrl为11111。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010107621.1/,转载请声明来源钻瓜专利网。
- 上一篇:内存管理方法和装置
- 下一篇:一种通用变频器实时控制器