[发明专利]用于显式存储片上系统的结构化LDPC码译码方法及装置有效

专利信息
申请号: 201010102215.6 申请日: 2010-01-28
公开(公告)号: CN101777921A 公开(公告)日: 2010-07-14
发明(设计)人: 刘衡竹;张波涛;刘冬培;陈书明;陈跃跃;周理 申请(专利权)人: 中国人民解放军国防科学技术大学
主分类号: H03M13/11 分类号: H03M13/11;H04M13/00
代理公司: 湖南兆弘专利事务所 43008 代理人: 周长清
地址: 410073湖南省长沙市砚瓦池正街47号中国*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种用于显式存储片上系统的结构化LDPC码译码方法及装置,其步骤为:(1)译码的初始化:该初始化过程包括将接收到的对数似然比LLR按特定的存储方式存储到变量节点存储块中、初始化校验节点存储块的值为0、预先设定一个最大迭代次数;(2)迭代过程:启动迭代次数计数器Iter,进行迭代操作;(3)输出译码结果:当迭代次数计数器Iter达到最大迭代数且完成最后一个校验节点的译码操作时,停止译码并输出译码结果;否则,转到步骤(2)继续迭代。该译码装置包括码率可重构存储管理控制器、译码控制器和处理阵列单元。本发明具有结构简单紧凑、成本低廉、操作方便、能够降低硬件复杂度、可支持多种码率等优点。
搜索关键词: 用于 存储 系统 结构 ldpc 译码 方法 装置
【主权项】:
1.一种用于显式存储片上系统的结构化LDPC码译码方法,其特征在于步骤为:(1)、译码的初始化:该初始化过程包括将接收到的对数似然比LLR按特定的存储方式存储到变量节点存储块中、初始化校验节点存储块的值为0、预先设定一个最大迭代次数;对n=2,…,N,λn=λn(0),]]>Λmn(0)=0,]]>m∈M(n)    (公式1)(2)、迭代过程:启动迭代次数计数器Iter;即对每个校验节点m=1,2,…,M,依次计算Λmn(k)=(ΠnN(m)\nsign(λn-Λmn(k-1)))·max(minnN(m)\n|λn-Λmn(k-1)|-β,0)]]>(公式2)λn=λn-Λmn(k-1)+Λmn(k),]]>n∈N(m)    (公式3)(3)、输出译码结果:当迭代次数计数器Iter达到最大迭代数且完成最后一个校验节点的译码操作时,停止译码并输出译码结果即将变量节点存储块中所存储的λn值的符号位作为译码结果输出;否则,转到步骤(2)继续迭代;在上述译码过程中,λn(0)是接收到的对数似然比LLR,λn是变量节点向校验节点传递的消息,Λmn(k)是第k次迭代中校验节点向变量节点传递的消息,β是一个非负的修正值,M(n)表示与变量节点xn相连的变量节点集合,N(m)表示与校验节点sm相连的变量节点集合,N(m)\n表示变量节点集合N(m)中去掉变量节点xn
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010102215.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top