[发明专利]用于通过对相邻干扰的流水线校正来感测非易失性存储器和方法

摘要

在字线WLn上的一页非易失性多电平存储元件并行地被感测，同时补偿来自在相邻字线WLn+1上的相邻页的干扰。首先，在WLn+1上的存储元件的已编程阈值在时域中被感测，且被编码为时间标记器。这通过随时间增加的扫描感测电压来实现。存储元件的时间标记器指示该存储元件开始导电的时间或等同地扫描感测电压何时达到存储元件的阈值。其次，在WLn上的页被感测的同时，与偏移量电平相同的扫描电压被施加到WLn+1作为补偿。具体地，将在由WLn+1上的相邻存储元件的时间标记符指示的时间，当偏移量扫描电压在WLn+1上呈现适当的补偿偏压电压时的时间，感测在WLn上的存储元件。

主权项

一种在具有可由字线和位线访问的存储元件的阵列的非易失性存储器中并行地感测存储元件的页的方法，该非易失性存储器提供可由所选字线访问的所选的一组存储元件和可由相邻字线访问的相邻的一组存储元件，所述方法包括：提供具有第一预定初始幅度和预定斜率的第一电压；通过向相邻字线施加所述第一电压，为相邻组的每个存储元件确定指示何时相关存储元件开始导电的时间标记符，由此在时域中编码每个存储元件的状态；提供具有第二预定初始幅度和类似于所述第一电压的斜率的第二电压；以及在同步地向相邻字线施加所述第二电压的同时，在由紧跟在所述每个存储元件的所述相邻组的存储元件的时间标记符指示的时间，感测所选组的每个存储元件。