[发明专利]译码电路及编码电路无效
| 申请号： | 200980145904.0 | 申请日： | 2009-09-15 |
| 公开（公告）号： | CN102217200A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | 陈保善;蔡朝晖 | 申请（专利权）人： | 新加坡科技研究局 |
| 主分类号： | H03M13/00 | 分类号： | H03M13/00;G06F11/10;H03M13/11 |
| 代理公司： | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人： | 褚海英;王维玉 |
| 地址： | 新加坡*** | 国省代码： | 新加坡;SG |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种译码电路，该译码电路包括：数据缓存器，其包括用于存储数据符号的多个存储元件；处理电路，其包括多个输入端和多个输出端，其中，所述处理电路配置为处理通过多个输入端和输出端接收的数据符号。第一译码参数和第二译码参数由译码规则决定，并且其中第一译码参数和第二译码参数在整个译码过程中不变。 | ||
| 搜索关键词： | 译码 电路 编码 | ||
【主权项】：
一种译码电路，其包括：数据缓存器，其包括用于存储数据符号的多个存储元件；处理电路，其包括多个输入端和多个输出端，其中，所述处理电路配置为处理经由所述多个输入端而接收的数据符号，并且经由所述多个输出端输出处理后的数据符号；并且，所述多个存储元件中的每个存储元件耦接于所述多个输入端中的关联输入端，其中所述多个存储元件与所述多个输入端的关联性由第一译码参数决定；并且，所述多个存储元件中的每个存储元件耦接于所述多个输出端中的关联输出端，其中所述多个存储元件与所述多个输出端的关联性由第二译码参数决定；并且，所述第一译码参数和所述第二译码参数由译码规则决定，并且，所述第一译码参数和所述第二译码参数在整个译码过程中不变。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新加坡科技研究局，未经新加坡科技研究局许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980145904.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
