[实用新型]用于测试于集成电路中实施的设计的扫描测试系统

摘要

扫描测试以及扫描压缩是实现成本降低以及运送品质的关键。在更加复杂的设计中，新的瑕疵类型需要增加的压缩。然而，增加的未知(X)值密度减低了有效率的压缩。为了在提供有效率的压缩下处理X值，本实用新型提供一种用于测试于集成电路中实施的设计的扫描测试系统，该扫描测试系统可包含一个伪随机型样产生器(PRPF)影子寄存器、一关注PRPG、一关注影子寄存器、一关注移相器、一X-耐性(X-tolerant)PRPG、一X-耐性移相器、一X-耐性影子寄存器以及一卸载区块。

主权项

一种用于测试一设计的扫描测试系统，该设计于一集成电路IC中实施，所述设计包含多个扫描链，其特征在于，所述系统包含：一伪随机型样产生器PRPG影子寄存器，用以接收种子；一关注PRPG，用以接收来自所述PRPG影子寄存器的一种子；一关注影子寄存器，用以接收所述关注PRPG的输出；一关注移相器，用以接收所述关注影子寄存器的输出，并将通道之间的线性依赖性最小化，以及产生用于所述多个扫描链的扫描位；一X 耐性XTOL PRPG，用以接收来自所述PRPG影子寄存器的另一种子；一XTOL移相器，用以接收所述XTOL PRPG的输出，以及最小化通道之间的线性依赖性；一XTOL影子寄存器，用以接收所述XTOL移相器的输出；以及一卸载区块，用以接收来自所述多个扫描链以及所述XTOL影子寄存器的扫描输出，提供一每一位移的X 控制，以及产生用以分析所述设计的测试输出。