[实用新型]基于DSP和FPGA的雷达图像采集卡

摘要

基于DSP和FPGA的雷达图像采集卡，属于雷达领域，本实用新型是为了解决现有的雷达采集卡将未经压缩的大量的图像直接传送给PC机，没有实现在板卡上的压缩，导致对传输总线实时传输性能的要求过高的问题。本实用新型的AD采样电路采集雷达VGA模拟信号，并转换成RGB三路数字信号，FPGA内部构建有RGB三路FIFO数据缓存器和控制器，所述RGB三路数字信号经对应的FIFO数据缓存器后，存入与之对应的从DSP挂接的外部存储器中，接到命令后，存于外部存储器中的RGB三路数字信号通过FPGA中的控制器依次传到主DSP的外部存储器中，并在主DSP中完成对雷达图像的压缩，再通过网络传送给上位机。

主权项

基于DSP和FPGA的雷达图像采集卡，其特征在于，它包括AD采样电路(1)、FPGA(2)、主DSP(3)、R路从DSP(4)、G路从DSP(5)、B路从DSP(6)、主外部存储器(31)、R路外部存储器(41)、G路外部存储器(51)和B路外部存储器(61)，FPGA(2)内部构建有R路FIFO数据缓存器(2-1)、G路FIFO数据缓存器(2-2)、B路FIFO数据缓存器(2-3)和控制器(2-4)，AD采样电路(1)将采集的VGA模拟信号转换成三路数字信号输出，AD采样电路(1)的R路数字信号输出端与R路FIFO数据缓存器(2-1)的输入端相连，R路FIFO数据缓存器(2-1)的输出端与R路从DSP(4)的输入端相连，R路从DSP(4)的数据输入输出端与R路外部存储器(41)的数据输入输出端相连，AD采样电路(1)的G路数字信号输出端与G路FIFO数据缓存器(2-2)的输入端相连，G路FIFO数据缓存器(2-2)的输出端与G路从DSP(5)的输入端相连，G路从DSP(5)的数据输入输出端与G路外部存储器(51)的数据输入输出端相连，AD采样电路(1)的B路数字信号输出端与B路FIFO数据缓存器(2-3)的输入端相连，B路FIFO数据缓存器(2-3)的输出端与B路从DSP(6)的输入端相连，B路从DSP(6)的数据输入输出端与B路外部存储器(61)的数据输入输出端相连，R路从DSP(4)的I2C串行端口与AD采样电路(1)的I2C串行端口相连，主DSP(3)、R路从DSP(4)、G路从DSP(5)和B路从DSP(6)通过控制器(2-4)进行McBSP级联。