[发明专利]一种三路异步串口数据实时同步发送系统

摘要

一种三路异步串口数据实时同步发送系统，本发明通过基于FPGA的硬件定时方式实现了高速串口的多路同步，三路串口可以同步或异步发送，每路发送的数据和各路之间发送数据的起始时间间隔可以自行设定，同步和异步发送的时间精度达到微秒级，由于三路串口的通信速率较高，本发明通过FPGA控制器内的缓存区与SDRAM相结合的方式实现了多路串口的高速缓存，避免了高速、大容量数据的丢失。为了检验三路异步串口数据实时同步发送方法的效果，本发明使用示波器查看串口发送数据的电平特性和同步精度，试验结果表明，每路串口均可正常收发数据，三路串口的同步精度误差达到100ns以下，串口通信速率达到2Mbps。

主权项

一种三路异步串口数据实时同步发送系统，其特征在于：包括CPCI接口芯片、FPGA控制电路、三路隔离电路、三个电平转换电路、三个接口保护电路、晶振、SDRAM、EEPROM，EEPROM存储CPCI接口芯片的配置信息，CPCI接口芯片上电后读取EEPROM存储CPCI接口芯片的配置信息，上位机将要发送的并口数据通过CPCI接口芯片写入FPGA控制电路的内部数据缓存中，SDRAM对FPGA控制电路内部数据缓存中的并行数据进行存储，上位机向FPGA控制电路中的定时器发出使能信号，定时器根据晶振产生的时钟频率开始计时，定时器控制FPGA中的并串转换电路从SDRAM中将并行数据取出进行并串转换形成三路TTL信号，当定时器定时时间到时，定时器控制并串转换电路将转换后的三路TTL信号发送至三个隔离电路进行隔离，经过隔离后的TTL信号进行电平转换，最后通过接口保护电路以串口形式输出；所述的FPGA控制电路包括三个定时器、三个并串转换电路、三个写入缓存区和三个读取缓存区，由CPCI接口芯片写入的并行数据写入三个写入缓存区中，SDRAM对三个写入缓存区中的并行数据进行存储，三个定时器同时或分别接收上位机发出的使能信号，当接收到使能信号后三个定时器根据晶振产生的时钟频率分别计时，三个并串转换电路从SDRAM中将并行数据取出至三个读取缓存区中，三个定时器控制三个并串转换电路对三个读取缓存区中的并行数据进行并串转换形成三路TTL信号，当三个定时器的定时时间到时，三个定时器控制并串转换电路将转换后的三路TTL信号同步或异步输出。