[发明专利]互补输入的循环折叠跨导运算放大器

摘要

互补输入的循环折叠运算跨导放大器，属于运算放大器技术领域。其特征在于：通过P型晶体管(M1a、M1b、M2a、M2b)和N型晶体管(M14a、M14b、M15a、M15b)互补输入，以及采用循环折叠跨导运算放大器结构来提高跨导运算放大器的单位增益带宽。本电路具有高单位增益带宽和低功耗的特点，符合集成电路目前研究和发展的方向。

主权项

互补输入的循环折叠跨导运算放大器，其特征在于，含有N型和P型两个互补输入支路，以及其中每一个输入支路所连接的偏置电压晶体管部分、偏置尾电流晶体管部分和共源共栅晶体管对部分，其中：P型互补输入支路，含有：第一PMOS管(M1a)、第二PMOS管(M1b)、第三PMOS管(M2b)和第四PMOS管(M2a)，其中：第一PMOS管(M1a)的栅极、第二PMOS管(M1b)的栅极都与输入的两个全差分信号中的一个VINN差分信号相连，第三PMOS管(M2b)的栅极、第四PMOS管(M2a)的栅极都与所述输入的两个全差分信号中的另一个VINP差分信号相连；两个互相串连的第五PMOS晶体管(M31)和第六PMOS晶体管(M32)构成偏置电压晶体管部分，其中：第五PMOS晶体管(M31)的栅极和第六PMOS晶体管(M32)的栅极相连后接第一偏置电压(Vbp0)，第五PMOS晶体管(M31)的漏极同时与第一PMOS晶体管(M1a)的源极、第二PMOS晶体管(M1b)的源极、第三PMOS晶体管(M2b)的源极以及第四PMOS晶体管(M2a)的源极相连，第六PMOS晶体管(M32)的源极接电源电压(VDD)，第一NMOS管(M3a)、第二NMOS管(M3b)、第三NMOS管(M4b)、第四NMOS管(M4a)四个共地的NMOS管组成了所述P型互补输入支路的偏置尾电流晶体管部分，其中：第一NMOS管(M3a)的栅极和第二NMOS管(M3b)的栅极相连后再与所述第三PMOS管(M2b)的漏极相连，第三NMOS管(M4b)的栅极与第四NMOS管(M4a)的栅极相连后再与所述第二PMOS管(M1b)的漏极相连；第五NMOS管(M5)、第六NMOS管(M6)、第七NMOS管(M11)、第八NMOS管(M12)这四个NMOS管共同构成了所述P型互补输入支路的共源共栅晶体管对部分，其中：第五NMOS管(M5)的源极同时与所述第一PMOS管(M1a)的漏极、第一NMOS管(M3a)的漏极相连，第六NMOS管(M6)的源极同时与所述第四PMOS管(M2a)的漏极、第四NMOS管(M4a)的漏极连接，第七NMOS管(M11)的源极和所述第二NMOS管(M3b)的漏极相连，第八NMOS管(M12)的源极和所述第三NMOS管(M4b)的漏极相连，第七NMOS管(M11)的漏极和所属第三PMOS管(M2b)的漏极相连，第八NMOS管(M12)的漏极和所述第二PMOS管(M1b)的漏极相连，第七NMOS管(M11)的栅极和第八NMOS管(M12)的栅极互连后接第二偏置电压(Vbn2)，第五NMOS晶体管(M5)的栅极和第六NMOS晶体管(M6)的栅极相连后也接第二偏置电压(Vbn2)；N型互补输入电路，含有：四个源极互连的NMOS晶体管：第九NMOS管(M14a)、第十NMOS管(M14b)、第十一NMOS管(M15b)、第十二NMOS管(M15a)，其中：第九NMOS管(M14a)、第十NMOS管(M14b)这两个NMOS管的栅极都连接到所述两个全差分输入信号的一个差分信号(VINN)，第十一NMOS管(M15b)、第十二NMOS管(M15a)这两个NMOS管的栅极都连接到所述两个全差分输入信号的另一个差分信号(VINP)；偏置电压晶体管部分由第十三NMOS管(M13)构成，该第十三NMOS晶体管(M13)的源极接地，栅极接共模控制信号(VCMFB)，而漏极和所述四个NMOS管的源极相连，偏置尾电流晶体管部分由第七PMOS管(M9a)、第八PMOS管(M9b)、第九PMOS管(M10b)、第十PMOS管(M10a)这四个PMOS管构成，其中：所述第七至第十共四个PMOS管(M9a、M9b、M10b、M10a)的源极都连到所述电源电压(VDD)；共源共栅晶体管对部分由第十一PMOS管(M7)、第十二PMOS管(M8)、第十三PMOS管(M16)、第十四PMOS管(M17)构成，其中：第十一PMOS管(M7)的栅极、第十二PMOS晶体管(M8)的栅极、第十三PMOS晶体管(M13)的栅极以及第十四PMOS晶体管(M17)的栅极都接第三偏置电压(Vbp2)，第十一PMOS晶体管(M7)的源极同时和第七PMOS晶体管(M9a)的源极、第九NMOS晶体管(M14a)的漏极相连，第十二PMOS晶体管(M8)的源极同时和第十PMOS晶体管(M10a)的漏极、第十二NMOS晶体管(M15a)的漏极相连，第十三PMOS管(M16)的漏极和第八PMOS管(M9b)的漏极相连，第十四PMOS管(M17)的源极同时和第九PMOS管(M10b)漏极相连，另外，第七PMOS晶体管(M9a)的栅极和第八PMOS晶体管(M9b)的栅极互连后再与第十三PMOS晶体管(M16)的漏极、第十一NMOS管(M15b)的漏极相连，第九PMOS晶体管(M10b)的栅极和第十PMOS晶体管(M10a)的栅极互连后再和第十四PMOS晶体管(M17)的漏极、第十NMOS晶体管(M14b)的漏极互连，所述第十一PMOS管(M7)的漏极和第五NMOS管(M5)的漏极相连输出差分信号(VOUTP)，第十二PMOS管(M8)和第六NMOS管(M6)的漏极相连，输出另一个差分信号(VOUTN)，所述VOUTP和VOUTN这两个差分信号共同构成全差分输出。