[发明专利]低表面缺陷密度的外延基板及其制造方法有效
| 申请号: | 200910134988.X | 申请日: | 2009-04-20 |
| 公开(公告)号: | CN101866831A | 公开(公告)日: | 2010-10-20 |
| 发明(设计)人: | 武东星;洪瑞华;谌思廷;蔡宗晏;吴学维 | 申请(专利权)人: | 武东星 |
| 主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/306;H01L21/3105;H01L33/00 |
| 代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;王璐 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种低表面缺陷密度的外延基板及其制造方法,该制造方法先自一层晶格不匹配的基材侧向外延,形成一层具有多个缺陷处且表面缺陷降低的第一外延层,再自该第一外延层的平面进行缺陷选择性蚀刻,将所述缺陷处蚀刻出多个第一凹洞,使该第一外延层具有一界定所述第一凹洞的外延层平面,所述第一凹洞的径宽彼此相近,然后形成一填满所述第一凹洞的阻挡层,以阻隔差排向上延伸,再利用化学机械研磨法均匀地移除多余阻挡层,至该外延层平面裸露并使得其更加平坦,而使该外延层平面与剩下的该阻挡层表面共同定义出一面完整且平坦的外延基面。本发明所述低表面缺陷密度的外延基板及其制造方法,能够有效地降低缺陷密度,且能提高后续外延品质。 | ||
| 搜索关键词: | 表面 缺陷 密度 外延 及其 制造 方法 | ||
【主权项】:
一种低表面缺陷密度的外延基板,其特征在于,该外延基板包括一层基材、一层第一外延层与多个阻挡块,该第一外延层侧向外延于该基材上且与该基材的晶格不匹配,该第一外延层包括一面外延层表面、多个缺陷处及多个分别相对位于所述缺陷处的顶端且形成于该外延层表面的第一凹洞,所述第一凹洞是由湿式蚀刻剂对该第一外延层进行缺陷选择性蚀刻形成,所述第一凹洞的孔径宽度大小相近,所述阻挡块的移除速率不同于该第一外延层,且所述阻挡块分别填于所述第一凹洞中,且所述阻挡块与该外延层表面共同定义出一面完整且平坦的外延基面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武东星,未经武东星许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910134988.X/,转载请声明来源钻瓜专利网。
- 上一篇:离子扩散及半导体器件形成的方法
- 下一篇:一种无极灯的散热装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





