[发明专利]DDR接口中的FPGA设备的读、写操作方法及设备有效
| 申请号： | 200910119666.8 | 申请日： | 2009-03-25 |
| 公开（公告）号： | CN101847434A | 公开（公告）日： | 2010-09-29 |
| 发明（设计）人： | 和宏海;王红霞;刘雁行;陈威 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 黄志华 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了DDR接口中的FPGA设备的写操作方法，包括：FPGA设备接收DDR控制器的信息发送端口的时钟信号；接收到来自DDR控制器的写操作命令后，根据DDR控制器的信息发送端口的时钟信号将来自DDR控制器的外部输入地址转换为FPGA设备内部存储地址；将承载DDR控制器发送的外部输入数据的DQ和DQS的相位进行调整，调整后的DQS信号相位与DQ信号相位相差1/4周期；根据DDR控制器的信息发送端口的时钟信号，从DQ信号和DQS信号中进行数据采样，得到所述外部输入数据，并按照所述内部存储地址进行存储。通过本发明，提出了一种新的DDR系统。本发明还公开了FPGA设备的读操作方法和FPGA设备。 | ||
| 搜索关键词： | ddr 接口 中的 fpga 设备 操作方法 | ||
【主权项】：
一种双倍数据速率DDR接口中的现场可编程门阵列FPGA设备的写操作方法，其特征在于，所述写操作方法包括以下步骤：FPGA设备接收来自DDR接口中的DDR控制器的信息发送端口的时钟信号；FPGA设备接收到来自DDR控制器的写操作命令后，根据DDR控制器的信息发送端口的时钟信号将来自DDR控制器的外部输入地址转换为FPGA设备内部存储地址；FPGA设备将承载DDR控制器发送的外部输入数据的DDR的数据信号DQ和DDR的数据闸门信号DQS的相位进行调整，调整后的DQS信号相位与DQ信号相位相差1/4周期；FPGA设备根据DDR控制器的信息发送端口的时钟信号，从相位关系调整后的DQ信号和DQS信号中进行数据采样，得到所述外部输入数据，并按照所述内部存储地址进行存储。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910119666.8/，转载请声明来源钻瓜专利网。
