[发明专利]一种基于DM642的二维DCT的优化方法无效
| 申请号： | 200910108686.5 | 申请日： | 2009-07-14 |
| 公开（公告）号： | CN101610418A | 公开（公告）日： | 2009-12-23 |
| 发明（设计）人： | 喻军 | 申请（专利权）人： | 深圳市融创天下科技发展有限公司 |
| 主分类号： | H04N7/30 | 分类号： | H04N7/30 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057广东省深圳市南山区科技*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于DM642的二维DCT的优化方法，DM642是第二代高级超长指令字结构(VelociTI)的数字信号处理器，通过两个指令ADD2和SUB2，它们是针对32位数据，分高低16位进行相加和相减运算，如使用ADD2指令时：C＝_add2(A，B)，是将A与B的高16位相加，结果存放于C的高16位，将A与B的低16位相加，结果存放于C的低16位；使用SUB2指令时：C＝_sub2(A，B)，是将A与B的高16位相减，结果存放于C的高16位，将A与B的低16位相减，结果存放于C的低16位。通过提升DCT变换的计算速度来达到提升整体编码性能的目的。 | ||
| 搜索关键词： | 一种 基于 dm642 二维 dct 优化 方法 | ||
【主权项】：
1.一种基于DM642的二维DCT的优化方法，DM642是第二代高级超长指令字结构(VelociTI)的数字信号处理器，其特征在于：通过两个并行运算指令ADD2和SUB2，它们是针对32位数据，分高低16位进行相加和相减运算，如使用ADD2指令时：C＝_add2(A，B)，是将A与B的高16位相加，结果存放于C的高16位，将A与B的低16位相加，结果存放于C的低16位；使用SUB2指令时：C＝_sub2(A，B)，是将A与B的高16位相减，结果存放于C的高16位，将A与B的低16位相减，结果存放于C的低16位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市融创天下科技发展有限公司，未经深圳市融创天下科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910108686.5/，转载请声明来源钻瓜专利网。
