[发明专利]基于AVS并行流水IDCT快速变换的方法和装置无效
| 申请号： | 200910099557.4 | 申请日： | 2009-06-18 |
| 公开（公告）号： | CN101646080A | 公开（公告）日： | 2010-02-10 |
| 发明（设计）人： | 陈日仪;刘亮 | 申请（专利权）人： | 杭州高特信息技术有限公司 |
| 主分类号： | H04N7/26 | 分类号： | H04N7/26;G06F17/14;G06F17/16 |
| 代理公司： | 浙江杭州金通专利事务所有限公司 | 代理人： | 沈孝敬 |
| 地址： | 310012浙江省杭州市西*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是一种基于AVS并行流水IDCT快速变换的方法和装置。其包括控制模块，一维输入寄存模块，一维蝶形运算模块，一维输出模块，转置及乒乓RAM模块，二维输入模块，二维蝶形运算模块，二维输出模块。本发明采用并行流水蝶形运算的设计思想，可以时时的快速运算IDCT。乘法运算采用移位相加的方法，无乘法器，适合大图像快速AVS视频解码在FPGA上应用。 | ||
| 搜索关键词： | 基于 avs 并行 流水 idct 快速 变换 方法 装置 | ||
【主权项】：
1.一种基于AVS并行流水IDCT快速变换的方法，其特征在于包括以下步骤：控制模块输出控制各个运算单元流水的控制信号；一维输入寄存模块串并转换一个时钟接收一个残差数据，8个时钟后把寄存器中的数据并行输出；一维蝶形运算模块使寄存器的并行输出数据通过8级运算做一次蝶形运算，8个时钟输出其运算结果；一维输出模块并串转换蝶形运算的结果为8路并行同时输入，一个时钟输出一个运算结果；转置及乒乓RAM模块根据乒乓操作，存储相应RAM，每份RAM为一个块的信息大小，每个时钟存储一个偏移8个地址的数据；二维输入模块串并转换一个时钟读取一个残差数据，8个时钟后把串行输入的一行图像数据并行输出；二维蝶形运算模块使寄存器的并行输出数据通过8级运算做一次蝶形运算，8个时钟输出其运算结果；二维输出模块并串转换蝶形运算的结果为8路并行同时输入，一个时钟输出一个运算结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州高特信息技术有限公司，未经杭州高特信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910099557.4/，转载请声明来源钻瓜专利网。
- 上一篇：焦炉在线热修装煤车轨道加固装置
- 下一篇：一种二氟乙烷废催化剂处理的设备系统
