[发明专利]闪存组件的制造方法有效
| 申请号: | 200910004506.9 | 申请日: | 2009-03-06 |
| 公开(公告)号: | CN101826487A | 公开(公告)日: | 2010-09-08 |
| 发明(设计)人: | 陈宏玮;吴怡德 | 申请(专利权)人: | 宜扬科技股份有限公司 |
| 主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/265;H01L21/28 |
| 代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 任默闻 |
| 地址: | 中国*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明是关于一种闪存组件的制造方法,该方法包含:提供一半导体衬底;于该衬底上形成二栅极结构;进行一离子布植工艺,于该二栅极结构的二外侧的该衬底中分别形成一第一源极区,再于该二栅极结构之间的该衬底中进行一离子布植工艺形成一第一漏极区;于该二栅极结构之间的衬底中,利用一口袋型布植于该第一漏极区两侧形成二掺杂区;一L形间隙壁位于该第一漏极区上方;进行一离子布植以于该第一漏极区下方形成一第二漏极区,该第一与第二漏极区相较于该第一源极区具有一陡峭的接面外观;于该第一漏极区上形成一位障插栓。本发明的内存组件的制造方法能降低漏极读取电压及利用口袋型布植来改善短沟道效应。 | ||
| 搜索关键词: | 闪存 组件 制造 方法 | ||
【主权项】:
一种闪存组件的制造方法,其特征在于,所述方法包括:提供一半导体衬底;于所述半导体衬底上方形成二栅极结构;进行一离子布植工艺,于所述二栅极结构的二外侧的所述半导体衬底中分别形成一第一源极区,再于所述二栅极结构之间的所述半导体衬底中进行一离子布植工艺形成轻掺杂的一第一漏极区,其中所述二第一源极区与所述第一漏极区的掺杂浓度不相同;于所述二栅极结构之间的所述半导体衬底中,利用一口袋型布植工艺于所述第一漏极区两侧形成二掺杂区;于所述二栅极结构之间分别形成一L形间隙壁,所述二L形间隙壁位于所述第一漏极区上方;进行一离子布植以于所述第一漏极区下方形成一第二漏极区,其中所述第一与第二漏极区相较于所述第一源极区具有一陡峭的接面外观;于所述第一漏极区上方形成一位障插栓。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宜扬科技股份有限公司,未经宜扬科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910004506.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





