[发明专利]节省引脚数的小尺寸集成电路封装方法与装置无效
| 申请号： | 200910002558.2 | 申请日： | 2009-01-16 |
| 公开（公告）号： | CN101465334A | 公开（公告）日： | 2009-06-24 |
| 发明（设计）人： | 陈建宏 | 申请（专利权）人： | 银灿科技股份有限公司 |
| 主分类号： | H01L23/50 | 分类号： | H01L23/50;H01L21/60 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 姜 燕;陈 晨 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种节省引脚数的小尺寸集成电路封装方法与相关装置。集成电路上可归类设置第一组、第二组与第三组引脚，而本发明在集成电路封装的基底上设置围绕芯片的第一导电环与第二导电环，使该芯片可经由多个第一导电连接、该第一导电环与至少一第二导电连接而导通至该集成电路上的第二组引脚；也使该芯片可经由多个第三导电连接、该第二导电环与多个第四导电连接而导通至该集成电路上的第三组引脚。其中，所述多个第四导电连接于第二导电环上实质等距分布。本发明能有效减少引脚的数量。 | ||
| 搜索关键词： | 节省 引脚 尺寸 集成电路 封装 方法 装置 | ||
【主权项】：
1. 一小尺寸集成电路，其包含有：一基底，该基底设有一第一组引脚、一第二组引脚和一第三组引脚，其中，该第一组引脚用来使该小尺寸集成电路连接至另一集成电路；一芯片，设置该基底上并耦合至该第一组引脚、该第二组引脚和该第三组引脚；多个第一导电连接，连接于该芯片以令该芯片可耦合至该第二组引脚；一第一导电环，设置于该基底上，围绕该芯片并通过所述多个第一导电连接，连接至该芯片；至少一第二导电连接，连接于该第一导电环，使该第一导电环可耦合至该第二组引脚；多个第三导电连接，连接于该芯片以令该芯片可耦合至该第三组引脚；一第二导电环，设置于该基底上，围绕该芯片并通过所述多个第三导电连接，连接至该芯片；以及多个第四导电连接，连接于该第二导电环，使该第二导电环可导通至该第三组引脚；其中所述多个第四导电连接是沿该第二导电环实质等距分布。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于银灿科技股份有限公司，未经银灿科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910002558.2/，转载请声明来源钻瓜专利网。
- 上一篇：具垂直电性自我连接的三维堆栈芯片结构及其制造方法
- 下一篇：等离子体刻蚀方法
