[发明专利]集成电路芯片及集成电路装置的制造方法有效

专利信息
申请号: 200810189537.1 申请日: 2008-12-29
公开(公告)号: CN101630657A 公开(公告)日: 2010-01-20
发明(设计)人: 谢明昌;陈鸿霖;游秀美;蓝锦坤;李东隆 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/78 分类号: H01L21/78;H01L21/768;H01L27/02;H01L23/522;H01L23/00
代理公司: 隆天国际知识产权代理有限公司 代理人: 陈 晨
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种集成电路芯片及集成电路装置的制造方法,上述集成电路芯片,包括一半导体基底,具有一切割侧壁,上述切割侧壁实质上垂直于上述半导体基底,且无金属内连线结构。上述集成电路芯片也包括一电路装置,形成于上述半导体基底之中以及一导电图案,形成于该半导体基底之中,且由上述切割侧壁露出,其中此导电图案包括至少一掺杂硅以及一金属硅化物。本发明的切割道之中,使用掺杂硅图案(扩散区域)作为内连线图案。也即,切割道之中不存在金属内连线,因此对于集成电路装置的整个可靠度、品质以及工艺效率能够有效地提升。
搜索关键词: 集成电路 芯片 装置 制造 方法
【主权项】:
1.一种集成电路装置的制造方法,包括:在一半导体基底之中形成一第一集成电路图案以及一第二集成电路图案,该第一集成电路图案以及该第二集成电路图案通过一切割区域将彼此隔开;在该半导体基底之中的至少部分的该切割区域内形成一掺杂布线图案,用以连接该第一以及该第二集成电路图案;在该半导体基底上方形成一多层内连线结构以及一层间介电层,其中在该切割区域不形成该多层内连线结构;以及在该切割区域内蚀刻该层间介电层以及该半导体基底以形成一切割道沟槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810189537.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top