[发明专利]时钟控制方法和电路无效
| 申请号： | 200810169806.8 | 申请日： | 2001-07-18 |
| 公开（公告）号： | CN101394178A | 公开（公告）日： | 2009-03-25 |
| 发明（设计）人： | 佐伯贵范 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H03L7/00 | 分类号： | H03L7/00;H03K5/13 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谢丽娜;关兆辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种时钟控制电路和方法，通过简易的构成，能够进行高精度的非整数的频率变换。该装置包括：多相时钟生成电路，用于从输入时钟生成并输出相位互不相同的第一至第N个时钟；选择器，输入上述第一至第N个时钟，从中选择一个输出；和控制电路，其输入上述输入时钟，生成在上述选择器中按照上述输入时钟的周期依次选择上述第一至第N个时钟的选择信号，提供给上述选择器。 | ||
| 搜索关键词： | 时钟 控制 方法 电路 | ||
【主权项】：
1. 一种时钟控制电路，包括：多相倍增时钟生成电路，其根据输入时钟，生成将该输入时钟倍增所得的相位互不相同的第一至第N个时钟；开关，其从上述多相倍增时钟生成电路输出的上述第一至第N的时钟中选择二组邻接的两个时钟信号；第一内插器，其输入上述开关输出的第一组的两个时钟信号，输出对上述两个时钟信号的时序差进行分割的信号；第二内插器，其输入上述开关输出的第二组的两个时钟信号，输出对上述两个时钟信号的时序差进行分割的信号；第三内插器，其输入上述第一、第二内插器的输出，并输出将上述两个输出的时序差进行分割后的信号，上述第一至第三内插器中的至少一个能够可变地设定用于分割上述内插器时序差的内分比，其特征在于包括控制电路，其输出上述开关的切换信号以及用于可变地设定内插器的时序差内分比的控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810169806.8/，转载请声明来源钻瓜专利网。
