[发明专利]制造非易失性存储器件的方法无效

专利信息
申请号: 200810146904.X 申请日: 2008-08-26
公开(公告)号: CN101556937A 公开(公告)日: 2009-10-14
发明(设计)人: 宋锡杓;辛东善;李荣镇;李美梨;金治皓;朴吉在;徐辅民 申请(专利权)人: 海力士半导体有限公司
主分类号: H01L21/8247 分类号: H01L21/8247;H01L21/28
代理公司: 北京集佳知识产权代理有限公司 代理人: 刘继富;顾晋伟
地址: 韩国京畿*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造非易失性存储器件的方法,包括在半导体衬底上形成隧道层和导电层,并且图案化所述导电层、所述隧道层和所述半导体衬底以在半导体衬底中形成导电图案、隧道图案和沟槽。所述方法还包括用绝缘材料填充所述沟槽,并且暴露所述导电图案的部分侧壁。所述方法还包括在向内的方向上使导电图案的暴露的部分侧壁凹陷以形成浮置栅极。浮置栅极包括基底部分和宽度小于基底部分的宽度的突出部分。所述方法还包括蚀刻绝缘层以形成暴露出浮置栅极的基底部分的隔离层。此外,所述方法包括形成沿浮置栅极的基底和突出部分延伸的介电层以及覆盖浮置栅极的基底和突出部分的控制栅极。
搜索关键词: 制造 非易失性存储器 方法
【主权项】:
1.一种制造非易失性存储器件的方法,所述方法包括:在半导体衬底上形成隧道层和导电层;对所述导电层、所述隧道层和所述衬底均进行图案化,以在所述衬底中形成导电图案、隧道图案和沟槽;用绝缘层填充所述沟槽;暴露所述导电图案的部分侧壁;在向内的方向上使所述导电图案的所述暴露的部分侧壁凹陷,以形成包括基底部分和突出部分的浮置栅极,所述突出部分的宽度小于所述基底部分的宽度;蚀刻所述绝缘层以形成暴露出所述浮置栅极的所述基底部分的隔离层;形成沿所述浮置栅极的所述基底和所述突出部分延伸的介电层;和形成覆盖所述浮置栅极的所述基底和所述突出部分的控制栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810146904.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top