[发明专利]制造非易失性存储器件的方法无效
| 申请号: | 200810146904.X | 申请日: | 2008-08-26 |
| 公开(公告)号: | CN101556937A | 公开(公告)日: | 2009-10-14 |
| 发明(设计)人: | 宋锡杓;辛东善;李荣镇;李美梨;金治皓;朴吉在;徐辅民 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/28 |
| 代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 刘继富;顾晋伟 |
| 地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种制造非易失性存储器件的方法,包括在半导体衬底上形成隧道层和导电层,并且图案化所述导电层、所述隧道层和所述半导体衬底以在半导体衬底中形成导电图案、隧道图案和沟槽。所述方法还包括用绝缘材料填充所述沟槽,并且暴露所述导电图案的部分侧壁。所述方法还包括在向内的方向上使导电图案的暴露的部分侧壁凹陷以形成浮置栅极。浮置栅极包括基底部分和宽度小于基底部分的宽度的突出部分。所述方法还包括蚀刻绝缘层以形成暴露出浮置栅极的基底部分的隔离层。此外,所述方法包括形成沿浮置栅极的基底和突出部分延伸的介电层以及覆盖浮置栅极的基底和突出部分的控制栅极。 | ||
| 搜索关键词: | 制造 非易失性存储器 方法 | ||
【主权项】:
1.一种制造非易失性存储器件的方法,所述方法包括:在半导体衬底上形成隧道层和导电层;对所述导电层、所述隧道层和所述衬底均进行图案化,以在所述衬底中形成导电图案、隧道图案和沟槽;用绝缘层填充所述沟槽;暴露所述导电图案的部分侧壁;在向内的方向上使所述导电图案的所述暴露的部分侧壁凹陷,以形成包括基底部分和突出部分的浮置栅极,所述突出部分的宽度小于所述基底部分的宽度;蚀刻所述绝缘层以形成暴露出所述浮置栅极的所述基底部分的隔离层;形成沿所述浮置栅极的所述基底和所述突出部分延伸的介电层;和形成覆盖所述浮置栅极的所述基底和所述突出部分的控制栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810146904.X/,转载请声明来源钻瓜专利网。
- 上一篇:在毫米波WPAN中避免干扰并改善通信等待时间的机制
- 下一篇:业务负载平衡
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





