[发明专利]半导体集成电路、反相电路、缓冲电路及位准移位器电路有效

专利信息
申请号: 200810137794.0 申请日: 2008-07-23
公开(公告)号: CN101355353A 公开(公告)日: 2009-01-28
发明(设计)人: 山下佳大朗 申请(专利权)人: 统宝光电股份有限公司
主分类号: H03K17/14 分类号: H03K17/14;H03K17/687;H03K19/0185;H03K19/20;G09G3/36
代理公司: 北京三友知识产权代理有限公司 代理人: 任默闻
地址: 台湾省*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体集成电路、反相电路、缓冲电路及位准移位器电路。本发明的反相电路包含:串联地连接的P型MOS晶体管与2个N型MOS晶体管。P型MOS晶体管连接于高电位电压,N型MOS晶体管连接于低电位电压。各MOS晶体管的栅极分别连接于输入信号线。此外,于反相电路中:P型MOS晶体管的连接点与输入信号线的P型MOS晶体管连接,且N型MOS晶体管的连接点与输入信号线的N型MOS晶体管连接。P型MOS晶体管及N型MOS晶体管的栅极连接于反相电路的输出信号线。通过固定于第一晶体管与第二晶体管的关闭期间的连接点的电位,可防止因在晶体管上长时间施加临限值电压而产生的晶体管的特性恶化的问题。
搜索关键词: 半导体 集成电路 电路 缓冲 移位
【主权项】:
1.一种半导体集成电路,其特征在于,所述的半导体集成电路包含:一第一晶体管;一第二晶体管,其串联地连接于前述第一晶体管;及一电压施加电路,其于前述第一晶体管及前述第二晶体管均关闭的期间中在前述第一晶体管与前述第二晶体管的一连接点上施加一特定的电压。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于统宝光电股份有限公司,未经统宝光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810137794.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top